EDA Technology Practical Tutorial--Verilog HDL Edition (Sixth Edition) (Pan Song, Huang Jiye)

\"EDA Technology Practical Tutorial: Verilog HDL Edition (6th Edition)\" is based on the requirements of classroom teaching and experimental operation, and aims to improve practical engineering design capabilities. It provides a systematic and complete introduction to EDA technology, Verilog HDL hardware description language, FPGA development and application, and related knowledge in an easy-to-understand manner, so that readers can initially understand and master the basic content and practical technology of EDA through studying \"EDA Technology Practical Tutorial: Verilog HDL Edition (6th Edition)\" and completing the recommended experiments. \"EDA Technology Practical Tutorial: Verilog HDL Edition (6th Edition)\" includes basic knowledge of EDA, how to use common EDA tools and the structural principles of target devices, a variety of different design input methods introduced in the form of wizards and examples, design optimization of Verilog, and typical design projects based on EDA technology. Exercises or targeted experiments and designs are arranged in each chapter. Most of the Verilog design examples and experimental examples listed in the book are implemented on the EDA tool platform of Quartus 11 13.1/16.1, and the hardware platform is Cyclone 4E/LP series FPGA, and have passed the hardware test on the EDA experimental system. \"EDA Technology Practical Tutorial: Verilog HDL Edition (6th Edition)\" can be used as a textbook and experimental guide for electronic design, EDA technology courses and Verilog HDL hardware description language for undergraduate or graduate students in electronic engineering, communications, industrial automation, computer application technology, electronic warfare, instrumentation, digital signal or image processing in colleges and universities. It can also be used as a self-study reference book for related professional and technical personnel. Chapter 1 Overview of EDA Technology 1.1 EDA Technology and Its Development 1.2 Goals of EDA Technology 1.3 Hardware Description Language 1.4 HDL Synthesis 1.5 Top-down Design Technology 1.6 Advantages of EDA Technology 1.7: EDA Design Process 1.7.1 Design Input (Schematic/HDL Text Editing) 1.7.2 Synthesis 1.7.3 Adaptation 1.7.4 Timing Simulation and Functional Simulation, Static Timing Analysis 1.7.5 Programming Download 1.7.6 Hardware Testing 1.8 ASIC and Its Design Process 1.8.1 Introduction to ASIC Design 1.8.2 A Brief Description of the General Process of ASIC Design 1.9 Common EDA Tools 1.9.1 Design Input Editor 1.9.2 HDL Synthesizer 1.9.3 Simulator and Timing Analyzer 1.9.4 Adapter 1.9.5 Downloader 1.10 Overview of Quartus 1.11 IP Core 1.12 A Glimpse into the Development Trend of EDA Technology Exercises Chapter 2 Structural Principles of FPGA and CPLD 2.1 2.1.1 PLD development history 2.1.2 PLD classification 2.2 Simple PLD structure principle 2.2.1 Logic element symbol representation 2.2.2 PROM structure principle 2.2.3 PLA structure principle 2.2.4 PAL structure principle 2.2.5 GAL structure principle 2.3 CPLD structure principle 2.4 FPGA structure principle 2.4.1 Lookup table logic structure 2.4.2 Cyclone 4E/10LP series device structure 2.4.3 Cyclone 10GX series device structure 2.4.4 FPGA devices with embedded Flash 2.5 Hardware test 2.5.1 Internal logic test 2.5.2 JTAG boundary scan 2.6 PLD product overview 2.6.1 Intel (formerly Altera) PLD devices 2.6.2 Lattice PLD devices 2.6.3 Xilinx PLD devices 2.6.4 MicroChip (formerly MicroSemi) PLD devices 2.6.5 2.1.1 FPGA configuration methods and configuration devices of Intel Corporation 2.1.2.2 FPGA devices of China 2.1.3 FPGA configuration methods 2.1.4 FPGA configuration devices 2.1.5 FPGA configuration using microcontrollers Exercises Chapter 3 Verilog design of combinational circuits 3.1 Verilog description of half adder circuit 3.2 Verilog description of multiplexer 3.2.1 4-to-1 multiplexer and case statement expression 3.2.2 4-to-1 multiplexer and assign statement expression 3.2.3 4-to-1 multiplexer and conditional assignment statement expression 3.2.4 4-to-1 multiplexer and conditional statement expression 3.3 Verilog adder design 3.3.1 Full adder design and instantiation statement application 3.3.2 8-bit adder design and arithmetic operator application 3.3.3 Arithmetic operation operators 3.3.4 3.4 Design of a BCD code adder 3.4 Design of a combinatorial logic multiplier 3.4.1 Parameter definition keywords parameter and localparam 3.4.2 Definition of integer register types 3.4.3 Usage of for statement 3.4.4 Shift operator and its usage 3.4.5 Two multiplier design examples 3.4.6 Usage of repeat statement 3.4.7 Usage of while statement 3.4.8 Parameter passing function of parameter 3.5 Exercises on RTL concepts... Chapter 4 Timing simulation and hardware implementation Chapter 5 Verilog design of sequential circuits Chapter 6 Application of macro function modules and related syntax Chapter 7 MCU and FPGA system-on-chip development Chapter 8 In-depth study of Verilog HDL Chapter 9 Verilog Test Bench simulation and timing analysis Chapter 10 Verilog state machine design technology Chapter 11 Innovative design of 16-bit CPU Chapter 12 Verilog knowledge supplement Appendix EDA development system and related software and hardware references