Research on Modeling and Simulation Based on SystemC Transaction Level

Transaction-Level (TL) modeling is a new high-level modeling method proposed in SystemC. Taking CoCentric System Studio (CCSS) as the SystemC simulation tool and an IP routing system as a modeling example, the basic characteristics of transaction-level modeling and how to use transaction-level models to analyze the overall performance of the system and determine key design parameters are analyzed. With the development of integrated circuit manufacturing technology, VLSI has entered the era of SoC (System-on-Chip). For complex on-chip systems, system verification accounts for 60%-70% of the entire design time, which involves the collaborative work of software and hardware, etc. Traditional system verification is performed at the RTL level. While RTL provides more accurate implementation, it also prolongs the verification time and increases the cost of modifying problems found at this time. Therefore, it is very necessary to perform effective system verification as early as possible. SystemC was born as a system description language. It supports descriptions from the system level to the gate level, solving the transition problem caused by using different description languages ​​at different levels in the traditional system-on-chip design method. Its transaction-level (TL) modeling and simulation method can effectively verify the system in the early stage, and the speed is faster than RTL level simulation. At present, transaction-level modeling is widely used and recognized. Synopsys has now provided a transaction-level model of the AMBA architecture for transaction-level modeling and simulation of SoC systems composed of the AMBA architecture.