Software and hardware co-design and verification of VC-1 decoder based on SOC

Abstract: A SOC/ASIC design scheme for VC-1 hardware decoder is proposed. Based on the specific implementation circuit, the design considerations of the hardware-software co-design scheme and its verification strategy are discussed in detail. The design scheme has passed the system-level verification based on FPGA. The results show that the design scheme is completely feasible. Keywords: VC-1; decoder; application-specific integrated circuit; system-level chip; FPGA; verification H.264, AVS, and VC-1 are collectively known as the new generation of video compression standards, which are technologies that multimedia chips are competing to support. Under the condition of the same video quality, their compression ratio is comparable, which is about twice that of MPEG-4 and four times that of MPEG-2 [1]. H.264 is an international standard jointly issued by ISO/IEC and ITU. It has high algorithm complexity and fine video quality. However, due to its high patent fees, it has not been widely used since it was established as an international standard in 2003. AVS Video-Baseline became an official national standard in March 2006. It uses China\'s independently developed video compression technology and charges only a symbolic patent fee of RMB 1 for each decoding device. It has now attracted nearly 200 large and medium-sized enterprises and research institutions at home and abroad to join, and is expected to achieve great success in the near future. VC-1 is an industry standard issued by SMPTE (Society of Motion Picture and Television Engineers) in April 2006. It uses Microsoft\'s WMV-9 video codec technology. In terms of algorithm complexity, VC-1 is simpler than H.264[2] and is comparable to AVS. Relying on the powerful film and television industry in the United States and the huge influence of Microsoft, the VC-1 standard is gaining more and more applications. HD-DVD and Blue-ray DVD have also adopted it as one of the video coding standards. The VC-1 decoder designed by the author is a part of portable multimedia processor SOC. The system uses 32bit RISC processor as the core, AMBA bus structure, and also includes SDRAM controller, USB OTG, DMA controller, LCD controller and some peripheral circuits such as MP3 decoder UART, TIMER, GPIO, etc.