Image Compression System Based on FPGA

With the rapid development of information technology and computer technology, digital signal processing has gradually developed into a key technical science. As an important modern technology, image processing has been widely used in communications, aerospace, remote sensing and telemetry, biomedicine, military, information security and other fields. Image processing, especially the implementation technology of high-resolution image real-time processing, has far-reaching significance for the development of related fields. In addition, the combination of field programmable gate array FPGA and high-efficiency hardware description language Verilog HDL has greatly changed the design method of electronic systems, accelerated the design process of the system, and provided hardware support and software guarantee for the implementation of image compression systems. This paper mainly includes the following aspects: (1) According to the specific needs of a certain project, an FPGA-based image compression system is designed. The core hardware uses the Virtex-Ⅱ Pro series FPGA chip of XILINX, the storage device uses the MT48LC4M16A2SDRAM of MICRON, and the core algorithm of image compression uses the near-lossless compression algorithm JPEG-LS. (2) The basic algorithm in the JPEG-LS standard is implemented using the Verilog hardware description language, which provides strong support for the algorithm improvement of the project team members. (3) The SDRAM controller module was designed and implemented using the Verilog hardware description language, allowing the core compression module to conveniently and flexibly access the off-chip memory. (4) A test platform for the image compression system was built, and software simulation and hardware tests were performed on the implemented SDRAM controller module and JPEG-LS basic algorithm module to verify the correctness of their functions.