pdf

Verilog HDL Basics

  • 2013-09-22
  • 317KB
  • Points it Requires : 1

Verilog HDL basics: Hardware description language is the interface between hardware designers and electronic design automation tools. Its main purpose is to write design files and establish simulation models at the behavior level of electronic systems, that is, to use the huge power of computers to simulate or model complex digital logic and then automatically synthesize to generate a digital logic netlist that meets the requirements and can be implemented in the circuit structure. According to the netlist and a device of a certain process, a specific circuit is automatically generated, and then a delay model of this specific circuit under the process conditions is generated. After the simulation is verified to be correct, it is used to manufacture ASIC chips or written into EPLD and FPGA devices.

unfold

You Might Like

Uploader
crazyjackson
 

Recommended ContentMore

Popular Components

Just Take a LookMore

EEWorld
subscription
account

EEWorld
service
account

Automotive
development
circle

About Us Customer Service Contact Information Datasheet Sitemap LatestNews


Room 1530, 15th Floor, Building B, No.18 Zhongguancun Street, Haidian District, Beijing, Postal Code: 100190 China Telephone: 008610 8235 0740

Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved 京ICP证060456号 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号
×