MIPI DSI/CSI Test Solution

              MIPI-D-PHY Test MIPI D-PHY Introduction and Test Methods Agilent Technologies (China) Co., Ltd. Li Kaiyi, MIPI D-PHY Introduction For modern smartphones, there are too many devices with different interfaces inside, which makes it very difficult to design and select components. The figure below is an example of a smartphone. We can see that its internal storage, display, camera, sound and other internal interfaces are all different. Even for the camera interface, different camera module manufacturers may use different interface forms, which makes it very difficult for mobile phone manufacturers to design mobile phones and select components. MIPI (Mobile Industry Processor Interface) is an alliance (www.mipi.org) established in 2003 by ARM, Nokia, ST, TI and other companies. The purpose is to standardize the internal interfaces of mobile phones such as cameras, display interfaces, RF/baseband interfaces, etc., so as to reduce the complexity of mobile phone design and increase design flexibility. There are different WorkGroups under the MIPI Alliance, which define a series of mobile phone internal interface standards, such as camera interface CSI, display interface DSI, radio frequency interface DigRF, microphone/speaker interface SLIMbus, etc. The advantage of unified interface standards is that mobile phone manufacturers can flexibly choose different chips and modules from the market according to their needs, and it is faster and more convenient to change the design and function. MIPI is a relatively new standard, and its specifications are constantly being revised and improved. At present, the more mature interface applications are DSI (display interface) and CSI (camera interface). CSI/DSI refers to the application of Camera or Display, which has a complex protocol structure. Taking DSI as an example, its protocol layer structure is as follows: The physical layer (Phy Layer) of CSI/DSI is formulated by a special WorkGroup, and the standard currently adopted is D-PHY. D-PHY uses 1 pair of source synchronous differential clocks and 1 to 4 pairs of differential data lines for data transmission. Data transmission adopts DDR mode, that is, data transmission occurs on the upper and lower edges of the clock. The physical layer of D-PHY supports...