Radar Signal Reconnaissance Digital Receiver Based on FPGA

With the advancement of signal processing technology and the development of electronic technology, radar signal reconnaissance receivers have gradually changed from analog systems to digital systems. The introduction of the concept of software radio has prompted radar reconnaissance receivers to develop in the direction of large bandwidth and full interception. The existing serial signal processing system has been difficult to meet system requirements. The emergence of FPGA devices provides hardware support for the realization of broadband radar signal reconnaissance digital receivers. Based on the characteristics of FPGA chips and previous research, this paper studies and innovates several key technologies of radar signal reconnaissance digital receivers from the two aspects of algorithm and hardware implementation. The main research contents include the following aspects. 1) Two FPGA design joint simulation technologies based on QuartusII/Matlab and ISE/ModelSim/Matlab are given. This joint simulation technology greatly improves the design efficiency of FPGA-based radar signal reconnaissance digital receivers. 2) A broadband digital orthogonal transform algorithm based on FFT/IFFT is given, and the algorithm is implemented in hardware in FPGA. The design can perform real-time orthogonal transform on input signals within a bandwidth of 600MHz. 3) A FPGA implementation scheme for fully parallel FFT is proposed, and it is implemented in hardware in FPGA chip. The design can complete 32-point parallel FFT operation within one clock cycle, meeting the data processing speed requirements of digital channelized receivers. 4) A FPGA implementation scheme for autocorrelation signal detection is proposed. By changing the FIFO length and the number of autocorrelation operation points, weak signal detection is realized. It is proposed to eliminate the burrs and depressions in the detection pulse through secondary threshold processing, which reduces the false alarm probability and improves the reliability of the detection result. 5) Based on the single-channel autocorrelation signal detection algorithm, it is proposed to use three-way parallel detection, each using different correlation points and detection thresholds, and then comprehensively consider the three-way detection results to obtain the final detection result. The FPGA implementation process of the algorithm is given, and the design is jointly simulated for timing, which improves the detection performance. 6) A fast and high-precision frequency estimation method using the two maximum spectral lines after FFT transformation is proposed, and the algorithm is implemented in FPGA hardware. By using the maximum value of the real/imaginary part after FFT operation for interpolation, the hardware resource consumption is reduced and the operation delay is shortened. 7) Combining the research results in 4), 5) and 6), the arrival time, end time, pulse width and pulse frequency of the radar pulse signal were estimated. Finally, a streamlined radar signal reconnaissance digital receiver was implemented in an FPGA chip and tested in a microwave darkroom.