Principle and design of storage system based on S3C4510B

         S3C4510B is a 16/32-bit RISC microprocessor based on ARM core produced by Samsung. It is widely used because of its high cost performance. However, there are some problems in the storage system based on this chip, such as the decoding problem between various address buses and the addressing problem at the hardware level and other problems. They are often confusing because they are not mentioned in the existing literature, but they are very important for the design of system hardware and software. Therefore, this article attempts to explain these problems one by one, and then gives a specific storage interface circuit on this basis. Finally, it briefly explains the implementation and configuration of the storage system based on this circuit in uClinux. Keywords: addressing, internal system bus, external address bus, bank address For developers of embedded systems, a deep understanding of the addressing principle of their storage system and the effective management of the storage system are of great significance to the correct and efficient design of the hardware and underlying software programming of embedded systems. At present, the most commonly used memories in embedded systems include EEPROM, FLASH, Normal DRAM and Sync.DRAM. The memories used in this article include SDRAM and FLASH. The S3C4510B (hereinafter referred to as 4510) microprocessor is built on the ARM7TDMI core. The address bus of ARM7TDMI is 32 bits, but the internal system bus of 4510 is 26 bits: SA[25:0], and its external address bus is 22 bits: ADDR[21:0]. How are they decoded? And why can up to 16MB of memory address space be accessed with only 14 external address buses? This article attempts to answer these questions. Finally, it also introduces the design of the storage system based on S3C4510B at the hardware level, namely the interface design and the implementation of storage system programming in uClinux.