STM32F302CCT7 datasheet, PDF - EEWORLD Datasheet

Datasheet> All Categories > The embedded processor and controller> Microcontrollers and processors> STM32F302CCT7

STM32F302CCT7: DescriptionIC MCU 32BIT 256KB FLASH 48LQFP; CategoryThe embedded processor and controller Microcontrollers and processors; File Size2MB，260 Pages; ManufacturerSTMicroelectronics; Websitehttp://www.st.com/

Download Datasheet Parametric View All

STM32F302CCT7 Online Shopping

Suppliers	Part Number	Price	MOQ	In stock
	STM32F302CCT7	-	-	View	Buy Now

STM32F302CCT7 Overview

IC MCU 32BIT 256KB FLASH 48LQFP

STM32F302CCT7 Parametric

Parameter Name	Attribute value
Brand Name	STMicroelectronics
Maker	STMicroelectronics
package instruction	LFQFP, QFP48,.35SQ,20
Reach Compliance Code	compliant
ECCN code	3A991.A.2
Factory Lead Time	14 weeks
Has ADC	YES
Address bus width
bit size	32
CPU series	CORTEX-M4F
maximum clock frequency	32 MHz
DAC channel	YES
DMA channel	YES
External data bus width
JESD-30 code	S-PQFP-G48
length	7 mm
Number of I/O lines	37
Number of terminals	48
Maximum operating temperature	105 °C
Minimum operating temperature	-40 °C
PWM channel	YES
Package body material	PLASTIC/EPOXY
encapsulated code	LFQFP
Encapsulate equivalent code	QFP48,.35SQ,20
Package shape	SQUARE
Package form	FLATPACK, LOW PROFILE, FINE PITCH
Peak Reflow Temperature (Celsius)	NOT SPECIFIED
power supply	2.5/3.3 V
Certification status	Not Qualified
RAM (bytes)	32768
rom(word)	262144
ROM programmability	FLASH
Maximum seat height	1.6 mm
speed	72 MHz
Maximum supply voltage	3.6 V
Minimum supply voltage	2 V
Nominal supply voltage	3.3 V
surface mount	YES
technology	CMOS
Temperature level	INDUSTRIAL
Terminal form	GULL WING
Terminal pitch	0.5 mm
Terminal location	QUAD
Maximum time at peak reflow temperature	NOT SPECIFIED
width	7 mm
uPs/uCs/peripheral integrated circuit type	MICROCONTROLLER, RISC
Base Number Matches	1

Preview

Download Datasheet

View All

PM0214

Programming manual

STM32F3 Series, STM32F4 Series, STM32L4 Series and

STM32L4+ Series Cortex

-M4 programming manual

Introduction

This programming manual provides information for application and system-level software

developers. It gives a full description of the STM32 Cortex

-M4 processor programming

model, instruction set and core peripherals.

The STM32F3 Series, STM32F4 Series, STM32L4 Series and STM32L4+ Series

Cortex

-M4 processor is a high performance 32-bit processor designed for the

microcontroller market. It offers significant benefits to developers, including:

•

Outstanding processing performance combined with fast interrupt handling

•

Enhanced system debug with extensive breakpoint and trace capabilities

•

Efficient processor core, system and memories

•

Ultra-low power consumption with integrated sleep modes

•

Platform security

Reference documents

Available from STMicroelectronics web site

www.st.com:

•

STM32F3 Series, STM32F4 Series, STM32L4 Series and STM32L4+ Series

datasheets

STM32F3 Series, STM32F4 Series, STM32L4 Series and STM32L4+ Series reference

manuals

October 2017

DocID022708 Rev 6

1/260

www.st.com

Contents

PM0214

Contents

About this document . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

1.1

1.2

1.3

Typographical conventions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

List of abbreviations for registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

About the STM32 Cortex-M4 processor and core peripherals . . . . . . . . . 13

1.3.1

1.3.2

1.3.3

1.3.4

System level interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Integrated configurable debug . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

Cortex-M4 processor features and benefits summary . . . . . . . . . . . . . . 14

Cortex-M4 core peripherals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

The Cortex-M4 processor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

2.1

Programmers model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

2.1.1

2.1.2

2.1.3

2.1.4

2.1.5

2.1.6

Processor mode and privilege levels for software execution . . . . . . . . . 16

Stacks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Core registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Exceptions and interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

Data types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

The Cortex microcontroller software interface standard (CMSIS) . . . . . 25

Memory regions, types and attributes . . . . . . . . . . . . . . . . . . . . . . . . . . 28

Memory system ordering of memory accesses . . . . . . . . . . . . . . . . . . . 28

Behavior of memory accesses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

Software ordering of memory accesses . . . . . . . . . . . . . . . . . . . . . . . . 30

Bit-banding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

Memory endianness . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

Synchronization primitives . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

Programming hints for the synchronization primitives . . . . . . . . . . . . . . 35

Exception states . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

Exception types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

Exception handlers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

Vector table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

Exception priorities . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

Interrupt priority grouping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

Exception entry and return . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

DocID022708 Rev 6

2.2

Memory model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

2.2.1

2.2.2

2.2.3

2.2.4

2.2.5

2.2.6

2.2.7

2.2.8

2.3

Exception model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

2.3.1

2.3.2

2.3.3

2.3.4

2.3.5

2.3.6

2.3.7

2/260

PM0214

Contents

2.4

Fault handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

2.4.1

2.4.2

2.4.3

2.4.4

Fault types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

Fault escalation and hard faults . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

Fault status registers and fault address registers . . . . . . . . . . . . . . . . . 46

Lockup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

Entering sleep mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

Wakeup from sleep mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

External event input / extended interrupt and event input . . . . . . . . . . . 48

Power management programming hints . . . . . . . . . . . . . . . . . . . . . . . . 48

2.5

Power management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

2.5.1

2.5.2

2.5.3

2.5.4

The STM32 Cortex-M4 instruction set . . . . . . . . . . . . . . . . . . . . . . . . . . 49

3.1

3.2

3.3

Instruction set summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

CMSIS intrinsic functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

About the instruction descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

3.3.1

3.3.2

3.3.3

3.3.4

3.3.5

3.3.6

3.3.7

3.3.8

Operands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

Restrictions when using PC or SP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

Flexible second operand . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

Shift operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

Address alignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

PC-relative expressions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

Conditional execution . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

Instruction width selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

ADR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

LDR and STR, immediate offset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

LDR and STR, register offset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

LDR and STR, unprivileged . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

LDR, PC-relative . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

LDM and STM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

PUSH and POP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77

LDREX and STREX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

CLREX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

ADD, ADC, SUB, SBC, and RSB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

AND, ORR, EOR, BIC, and ORN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

3.4

Memory access instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

3.4.1

3.4.2

3.4.3

3.4.4

3.4.5

3.4.6

3.4.7

3.4.8

3.4.9

3.5

General data processing instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80

3.5.1

3.5.2

DocID022708 Rev 6

3/260

Contents

3.5.3

3.5.4

3.5.5

3.5.6

3.5.7

3.5.8

3.5.9

3.5.10

3.5.11

3.5.12

3.5.13

3.5.14

3.5.15

3.5.16

3.5.17

3.5.18

3.5.19

3.5.20

3.5.21

3.5.22

3.5.23

3.5.24

PM0214

ASR, LSL, LSR, ROR, and RRX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85

CLZ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86

CMP and CMN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87

MOV and MVN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88

MOVT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

REV, REV16, REVSH, and RBIT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91

SADD16 and SADD8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92

SHADD16 and SHADD8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93

SHASX and SHSAX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94

SHSUB16 and SHSUB8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95

SSUB16 and SSUB8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96

SASX and SSAX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97

TST and TEQ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98

UADD16 and UADD8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99

UASX and USAX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100

UHADD16 and UHADD8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101

UHASX and UHSAX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102

UHSUB16 and UHSUB8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103

SEL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104

USAD8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105

USADA8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106

USUB16 and USUB8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107

MUL, MLA, and MLS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109

UMULL, UMAAL and UMLAL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110

SMLA and SMLAW . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111

SMLAD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113

SMLAL and SMLALD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114

SMLSD and SMLSLD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116

SMMLA and SMMLS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118

SMMUL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119

SMUAD and SMUSD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120

SMUL and SMULW . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121

UMULL, UMLAL, SMULL, and SMLAL . . . . . . . . . . . . . . . . . . . . . . . . 122

SDIV and UDIV . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123

SSAT and USAT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125

3.6

Multiply and divide instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108

3.6.1

3.6.2

3.6.3

3.6.4

3.6.5

3.6.6

3.6.7

3.6.8

3.6.9

3.6.10

3.6.11

3.6.12

3.7

Saturating instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124

3.7.1

4/260

DocID022708 Rev 6

PM0214

3.7.2

3.7.3

3.7.4

3.7.5

3.7.6

3.7.7

Contents

SSAT16 and USAT16 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126

QADD and QSUB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127

QASX and QSAX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128

QDADD and QDSUB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129

UQASX and UQSAX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130

UQADD and UQSUB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131

PKHBT and PKHTB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134

SXT and UXT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135

SXTA and UXTA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136

BFC and BFI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138

SBFX and UBFX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139

SXT and UXT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140

Branch and control instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141

B, BL, BX, and BLX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141

CBZ and CBNZ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143

IT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144

TBB and TBH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146

VABS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150

VADD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151

VCMP, VCMPE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152

VCVT, VCVTR between floating-point and integer . . . . . . . . . . . . . . . 153

VCVT between floating-point and fixed-point . . . . . . . . . . . . . . . . . . . 154

VCVTB, VCVTT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155

VDIV . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156

VFMA, VFMS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157

VFNMA, VFNMS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158

3.8

Packing and unpacking instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133

3.8.1

3.8.2

3.8.3

3.9

Bitfield instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137

3.9.1

3.9.2

3.9.3

3.9.4

3.9.5

3.9.6

3.9.7

3.9.8

3.10

Floating-point instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148

3.10.1

3.10.2

3.10.3

3.10.4

3.10.5

3.10.6

3.10.7

3.10.8

3.10.9

3.10.10 VLDM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159

3.10.11 VLDR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160

3.10.12 VLMA, VLMS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161

3.10.13 VMOV immediate . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162

3.10.14 VMOV register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163

3.10.15 VMOV scalar to ARM core register . . . . . . . . . . . . . . . . . . . . . . . . . . . 164

3.10.16 VMOV ARM core register to single precision . . . . . . . . . . . . . . . . . . . . 165

3.10.17 VMOV two ARM core registers to two single precision . . . . . . . . . . . . 166

DocID022708 Rev 6

5/260

Recommended Resources

Lithium battery fast charger circuit diagram design

Power indicator circuit

Temperature detection control circuit of electric kettle

Digital Temperature Sensing Transmitter Circuit

Tube amplifier Japanese TDA1541A DAC power supply V1 circuit diagram

Computer motherboard circuit diagram 830_46

The small gifts for the Mid-Autumn Festival "State Banquet" event were received: The epidemic has finally been eased, and express delivery can be delivered. This time, I was fortunate to get a one-to-three data cable and a mobile phone cleaner at the Mid-Autumn Festival "State Ban...; 秦天qintian0303 Talking

[Summary] EEWorld invites you to disassemble (sixth issue): disassemble the car wireless charger: Event details: https://en.eeworld.com/bbs/thread-1214569-1-1.html@Northern Deli Wireless Car Charger 【Teardown of car wireless charger】——Teardown of Deli wireless car charger@landao_gd Xiaomi wireless...; EEWORLD社区 Power technology

Allwinner V853 heterogeneous AI intelligent vision development board evaluation - Compile sample_virvi in eye-mpp: # Compile the sample_virvi example in eye-mpp middleware## `make menuconfig` configure sample_virvi## Use adb push command to copy sample_virvi and sample_virvi.conf to the board directory; ## Modify ...; IC爬虫 Domestic Chip Exchange

ATX Power Supply Detailed Explanation: 1. ATX power supplies have 20-pin and 24-pin types, black ground wire, orange 3.3V, red 5V, and yellow 12V. 2. The traditional power switch determines the working state of the machine, but the ATX pow...; LMYBIGBOSS Switching Power Supply Study Group

Does anyone have an electronic version of "Printed Circuit Handbook: Original Book 6th Edition·Chinese Revised Edition"? Can you share it?: I just joined the printed circuit board industry recently and want to learn some classic collections in the industry. I saw someone recommend "Printed Circuit Handbook: Original Book 6th Edition Chine...; 望月之兔 Download Centre

【Chuanglong Technology Allwinner A40i Development Board】TL7606I module test (2): ## Introduction This article mainly introduces the 8/16 channel AD acquisition development case based on Allwinner Technology A40i (ARM Cortex-A7) processor, using Core Interconnect CL1606/CL1616AD ch...; aleksib Domestic Chip Exchange

Shortcut: E0 E1 E2 E3 E4 E5 E6 E7 E8 E9 EA EB EC ED EE EF EG EH EI EJ EK EL EM EN EO EP EQ ER ES ET EU EV EW EX EY EZ F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 FA FB FC FD FE FF FG FH FI FJ FK FL FM FN FO FP FQ FR FS FT FU FV FW FX FY FZ G0 G1 G2 G3 G4 G5 G6 G7 G8 G9 GA GB GC GD GE GF GG GH GI GJ GK GL GM GN GO GP GQ GR GS GT GU GV GW GX GZ H0 H1 H2 H3 H4 H5 H6 H7 H8 HA HB HC HD HE HF HG HH HI HJ HK HL HM HN HO HP HQ HR HS HT HU HV HW HX HY HZ I1 I2 I3 I4 I5 I6 I7 IA IB IC ID IE IF IG IH II IK IL IM IN IO IP IQ IR IS IT IU IV IW IX J0 J1 J2 J6 J7 JA JB JC JD JE JF JG JH JJ JK JL JM JN JP JQ JR JS JT JV JW JX JZ K0 K1 K2 K3 K4 K5 K6 K7 K8 K9 KA KB KC KD KE KF KG KH KI KJ KK KL KM KN KO KP KQ KR KS KT KU KV KW KX KY KZ

Popular Components