PNX15xx Series Data Book
Volume 1 of 1
Connected Media Processor
Rev. 2 — 1 December 2004
Philips Semiconductors
Volume 1 of 1
PNX15xx Series
Connected Media Processor
Table of Contents
Chapter 1: Integrated Circuit Data
1.
2.
2.1
2.2
2.3
2.3.1
2.3.2
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-1
Pin Description
. . . . . . . . . . . . . . . . . . . . . . . . . . 1-1
Boundary Scan Notice
. . . . . . . . . . . . . . . . . . . . . 1-1
I/O Circuit Summary
. . . . . . . . . . . . . . . . . . . . . . . 1-1
Signal Pin List
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-3
Power Pin List
. . . . . . . . . . . . . . . . . . . . . . . . . . . 1-18
Pin Reference Voltage
. . . . . . . . . . . . . . . . . . . . 1-19
7.9
PCIT5V type I/O circuit
. . . . . . . . . . . . . . . . . . . . 1-29
8.
8.1
8.2
8.3
8.4
8.5
8.6
8.7
8.8
8.9
8.10
8.11
8.12
8.13
Timing Specification
. . . . . . . . . . . . . . . . . . . . 1-29
Reset
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-30
DDR DRAM Interface
. . . . . . . . . . . . . . . . . . . . . 1-30
PCI Bus Interface
. . . . . . . . . . . . . . . . . . . . . . . . 1-31
QVCP, LCD and FGPO Interfaces
. . . . . . . . . . 1-33
VIP and FGPI Interfaces
. . . . . . . . . . . . . . . . . . 1-34
10/100 LAN In MII Mode
. . . . . . . . . . . . . . . . . . 1-34
10/100 LAN In RMII Mode
. . . . . . . . . . . . . . . . . 1-35
Audio Input Interface
. . . . . . . . . . . . . . . . . . . . . 1-36
Audio Output Interface
. . . . . . . . . . . . . . . . . . . . 1-37
SPDIF I/O Interface
. . . . . . . . . . . . . . . . . . . . . . 1-38
I2C I/O Interface
. . . . . . . . . . . . . . . . . . . . . . . . . 1-39
GPIO Interface
. . . . . . . . . . . . . . . . . . . . . . . . . . . 1-40
JTAG Interface
. . . . . . . . . . . . . . . . . . . . . . . . . . . 1-41
3.
3.1
3.2
Parametric Characteristics
. . . . . . . . . . . . . 1-19
Absolute Maximum Ratings
. . . . . . . . . . . . . . . 1-19
Operating Range and Thermal Characteristics
. 1-
20
4.
5.
6.
6.1
6.2
6.3
6.4
Power Supplies Sequence
. . . . . . . . . . . . . . 1-20
Power Supply and Operating Speeds
. . 1-21
Power Consumption
. . . . . . . . . . . . . . . . . . . . 1-21
Leakage current Power Consumption
. . . . . . 1-21
Standby Power Consumption
. . . . . . . . . . . . . . 1-21
Typical Power Consumption for Typical
Applications
1-21
Expected Maximum Currents
. . . . . . . . . . . . . . 1-22
9.
10.
10.1
10.2
10.2.1
10.2.2
10.3
10.3.1
10.3.2
10.4
Package Outline
. . . . . . . . . . . . . . . . . . . . . . . . . 1-42
Board Design Guidelines
. . . . . . . . . . . . . . . 1-43
Power Supplies Decoupling
. . . . . . . . . . . . . . . 1-43
Analog Supplies
. . . . . . . . . . . . . . . . . . . . . . . . . . 1-44
The 3.3 V Analog Supply
. . . . . . . . . . . . . . . . . . 1-44
The 1.2-1.3-V Analog Supply
. . . . . . . . . . . . . . 1-44
DDR SDRAM interface
. . . . . . . . . . . . . . . . . . . . 1-45
Do DDR Devices Require Termination?
. . . . . 1-46
What if I really want to use termination for the
PNX1500?
1-46
Package Handling, Soldering and Thermal
Properties
1-46
7.
7.1
7.2
7.3
7.4
7.5
7.6
7.7
7.8
DC/AC I/O Characteristics
. . . . . . . . . . . . . . 1-22
Input Crystal Specification
. . . . . . . . . . . . . . . . 1-23
SSTL_2 type I/O Circuit
. . . . . . . . . . . . . . . . . . . 1-23
BPX2T14MCP Type I/O Circuit
. . . . . . . . . . . . 1-25
BPTS1CHP and BPTS1CP Type I/O Circuit
. 1-26
BPTS3CHP Type I/O Circuit
. . . . . . . . . . . . . . . 1-27
IPCHP and IPCP Type I/O Circuit
. . . . . . . . . . 1-28
BPT3MCHDT5V and BPT3MCHT5V Type I/O
Circuit
1-28
IIC3M4SDAT5V and IIC3M4SCLT5V type I/O
circuit
1-29
11.
12.
13.
Miscellaneous
. . . . . . . . . . . . . . . . . . . . . . . . . . . 1-47
Soft Errors Due to Radiation
. . . . . . . . . . . . 1-47
Ordering Information
. . . . . . . . . . . . . . . . . . . . 1-47
Chapter 2: Overview
1.
1.1
1.2
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-1
PNX15xx Series Functional Overview
. . . . . . . 2-1
PNX15xx Series Features Summary
. . . . . . . . 2-3
7.
7.1
7.2
7.3
7.4
7.5
7.5.1
Image Processing
. . . . . . . . . . . . . . . . . . . . . . . 2-12
Pixel Format
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-12
Video Input Processor
. . . . . . . . . . . . . . . . . . . . 2-14
Memory Based Scaler
. . . . . . . . . . . . . . . . . . . . 2-14
2D Drawing and DMA Engine
. . . . . . . . . . . . . . 2-15
Quality Video Composition Processor
. . . . . . . 2-15
External Video Improvement Post Processing
. 2-
17
2.
3.
3.1
3.2
3.3
3.4
3.5
3.6
PNX15xx Series Functional Block Diagram
2-5
System Resources
. . . . . . . . . . . . . . . . . . . . . . . 2-6
System Reset
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
System Booting
. . . . . . . . . . . . . . . . . . . . . . . . . . .
Clock System
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
Power Management
. . . . . . . . . . . . . . . . . . . . . . .
Semaphores
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
I2C Interface
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2-6
2-6
2-7
2-7
2-8
2-8
8.
8.1
8.2
Audio processing and Input/Output
. . . . 2-17
Audio Processing
. . . . . . . . . . . . . . . . . . . . . . . . 2-17
Audio Inputs and Outputs
. . . . . . . . . . . . . . . . . 2-17
9.
9.1
9.2
9.3
9.4
General Purpose Interfaces
. . . . . . . . . . . . . 2-18
Video/Data Input Router
. . . . . . . . . . . . . . . . . . 2-18
Video/Data Output Router
. . . . . . . . . . . . . . . . . 2-19
Fast General Purpose Input
. . . . . . . . . . . . . . . 2-20
Fast General Purpose Output
. . . . . . . . . . . . . . 2-21
4.
4.1
4.2
System Memory
. . . . . . . . . . . . . . . . . . . . . . . . . 2-9
MMI - Main Memory Interface
. . . . . . . . . . . . . . 2-9
Flash
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-9
5.
6.
6.1
6.2
TM3260 VLIW Media Processor Core
. . . 2-10
MPEG Decoding
. . . . . . . . . . . . . . . . . . . . . . . . 2-12
VLD
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-12
DVD De-scrambler
. . . . . . . . . . . . . . . . . . . . . . . 2-12
10.
10.1
10.1.1
Peripheral Interface
. . . . . . . . . . . . . . . . . . . . . 2-21
GPIO - General Purpose Software I/O and
Flexible Serial Interface
2-21
software I/O
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-22
© Koninklijke Philips Electronics N.V. 2002-2003-2004. All rights reserved.
12NC 9397 750 14321
Product data sheet
Rev. 2 — 1 December 2004
-2
Philips Semiconductors
Volume 1 of 1
PNX15xx Series
10.3.2
10.3.3
10.4
Simple Peripheral Capabilities (‘XIO-8/16’)
. . 2-24
IDE Drive Interface
. . . . . . . . . . . . . . . . . . . . . . . 2-26
10/100 Ethernet MAC
. . . . . . . . . . . . . . . . . . . . . 2-26
10.1.2
10.1.3
10.1.4
10.2
10.3
10.3.1
timestamping
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-22
event sequence monitoring and signal generation
2-22
GPIO pin reset value
. . . . . . . . . . . . . . . . . . . . .
IR Remote Control Receiver and Blaster
. . . .
PCI-2.2 & XIO-16 Bus Interface Unit
. . . . . . .
PCI Capabilities
. . . . . . . . . . . . . . . . . . . . . . . . .
2-23
2-23
2-23
2-24
11.
12.
Endian Modes
. . . . . . . . . . . . . . . . . . . . . . . . . . . 2-26
System Debug
. . . . . . . . . . . . . . . . . . . . . . . . . . 2-27
Chapter 3: System On Chip Resources
1.
2.
2.1
2.2
2.3
2.4
2.4.1
2.5
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-1
System Memory Map
. . . . . . . . . . . . . . . . . . . . 3-1
The PCI View
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-2
The CPU View
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-3
The DCS View Or The System View
. . . . . . . . 3-4
The Programmable DCS Apertures
. . . . . . . . . 3-5
DCS DRAM Aperture Control MMIO Registers
3-6
Aperture Boundaries
. . . . . . . . . . . . . . . . . . . . . . 3-6
5.4
5.5
Usage Notes
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-10
Semaphore MMIO Registers
. . . . . . . . . . . . . . . 3-11
6.
6.1
6.2
6.3
6.3.1
System Related Information for TM3260
3-12
Interrupts
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-12
Timers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-14
System Parameters for TM3260
. . . . . . . . . . . 3-15
TM3260 System Parameters MMIO Registers
. 3-
16
3.
3.1
3.2
3.3
System Principles
.......................
Module ID
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Powerdown bit
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
System Module MMIO registers
. . . . . . . . . . . .
3-7
3-7
3-7
3-8
7.
7.1
Video Input and Output Routers
. . . . . . . . 3-16
MMIO Registers for the Input/Output Video/Data
Router
3-17
8.
8.1
Miscellaneous
. . . . . . . . . . . . . . . . . . . . . . . . . . . 3-26
Miscellaneous System MMIO registers
. . . . . . 3-27
4.
4.1
System Endian Mode
. . . . . . . . . . . . . . . . . . . . 3-8
System Endian Mode MMIO registers
. . . . . . . 3-9
5.
5.1
5.2
5.3
System Semaphores
. . . . . . . . . . . . . . . . . . . . 3-9
Semaphore Specification
. . . . . . . . . . . . . . . . . . 3-9
Construction of a 12-bit ID
. . . . . . . . . . . . . . . . . 3-9
The Master Semaphore
. . . . . . . . . . . . . . . . . . . 3-10
9.
10.
11.
12.
System Registers Map Summary
. . . . . . . 3-29
Simplified Internal Bus Infrastructure
. . 3-30
MMIO Memory MAP
. . . . . . . . . . . . . . . . . . . . . 3-31
References
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-32
Chapter 4: Reset
1.
2.
2.1
2.2
2.2.1
2.2.2
2.3
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-1
Functional Description
. . . . . . . . . . . . . . . . . . 4-1
RESET_IN_N or POR_IN_N?
. . . . . . . . . . . . . .
The watchdog Timer
. . . . . . . . . . . . . . . . . . . . . .
The Non Interrupt Mode
. . . . . . . . . . . . . . . . . . .
The Interrupt Mode
. . . . . . . . . . . . . . . . . . . . . . . .
The Software Reset
. . . . . . . . . . . . . . . . . . . . . . .
4-3
4-4
4-4
4-5
4-6
2.4
The External Software Reset
. . . . . . . . . . . . . . . 4-6
3.
3.1
3.2
Timing Description
. . . . . . . . . . . . . . . . . . . . . . . 4-7
The Hardware Timing
. . . . . . . . . . . . . . . . . . . . . . 4-7
The Software Timing
. . . . . . . . . . . . . . . . . . . . . . 4-8
4.
5.
Register Definitions
. . . . . . . . . . . . . . . . . . . . . . 4-9
References
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-10
Chapter 5: The Clock Module
1.
2.
2.1
2.2
2.2.1
2.2.2
2.2.3
2.2.4
2.2.5
2.3
2.4
2.5
2.6
2.7
2.8
2.8.1
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-1
Functional Description
. . . . . . . . . . . . . . . . . . 5-1
The Modules and their Clocks
. . . . . . . . . . . . . . 5-4
Clock Sources for PNX15xx Series
. . . . . . . . . . 5-7
PLL Specification
. . . . . . . . . . . . . . . . . . . . . . . . . 5-8
The Clock Dividers
. . . . . . . . . . . . . . . . . . . . . . . 5-10
The DDS Clocks
. . . . . . . . . . . . . . . . . . . . . . . . . 5-11
DDS and PLL Assignment Summary
. . . . . . . 5-11
External Clocks
. . . . . . . . . . . . . . . . . . . . . . . . . . 5-11
Clock Control Logic
. . . . . . . . . . . . . . . . . . . . . . 5-13
Bypass Clock Sources
. . . . . . . . . . . . . . . . . . . . 5-14
Power-up and Reset sequence
. . . . . . . . . . . . 5-15
Clock Stretching
. . . . . . . . . . . . . . . . . . . . . . . . . 5-15
Clock Frequency Determination
. . . . . . . . . . . 5-16
Power Down
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-17
Wake-Up from Power Down
. . . . . . . . . . . . . . . 5-17
2.9
2.10
2.11
2.11.1
2.11.2
2.12
2.12.1
2.12.2
2.12.3
2.12.4
2.12.5
2.12.6
Clock Detection
. . . . . . . . . . . . . . . . . . . . . . . . . . 5-18
VDO Clocks
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-19
GPIO Clocks
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-20
Setting GPIO[14:12]/GCLOCK[2:0] as Clock
Outputs
5-20
GPIO[6:4]/CLOCK[6:4] as Clock Outputs
. . . . 5-20
Clock Block Diagrams
. . . . . . . . . . . . . . . . . . . . 5-20
TM3260, DDR and QVCP clocks
. . . . . . . . . . . 5-21
Clock Dividers
. . . . . . . . . . . . . . . . . . . . . . . . . . . 5-23
Internal PNX15xx Series Clock from Dividers
5-24
GPIO Clocks
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-26
External Clocks
. . . . . . . . . . . . . . . . . . . . . . . . . . 5-27
SPDO
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-31
3.
3.1
3.2
Registers Definition
. . . . . . . . . . . . . . . . . . . . . 5-31
Registers Summary
. . . . . . . . . . . . . . . . . . . . . . 5-31
Registers Description
. . . . . . . . . . . . . . . . . . . . . 5-34
© Koninklijke Philips Electronics N.V. 2002-2003-2004. All rights reserved.
12NC 9397 750 14321
Product data sheet
Rev. 2 — 1 December 2004
-3
Philips Semiconductors
Volume 1 of 1
PNX15xx Series
Chapter 6: Boot Module
1.
2.
2.1
2.2
2.2.1
2.2.2
2.2.3
2.3
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-1
Functional Description
. . . . . . . . . . . . . . . . . . 6-1
The Boot Modes
. . . . . . . . . . . . . . . . . . . . . . . . . .
Boot Module Operation
. . . . . . . . . . . . . . . . . . . .
MMIO Bus Interface
. . . . . . . . . . . . . . . . . . . . . . .
I2C Master
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Boot Control/State Machine
. . . . . . . . . . . . . . . .
The Boot Command Language
. . . . . . . . . . . . .
6-2
6-4
6-4
6-4
6-5
6-5
3.2
3.2.1
3.3
The Specifics of the Boot From Flash Memory
Devices
6-10
Binary Sequence for the Section of the Flash Boot
6-12
The Specifics of the Host-Assisted Mode
. . . . 6-12
4.
4.1
4.2
4.3
The Boot From an I2C EEPROM
3.
3.1
3.1.1
PNX15xx Series Boot Scripts Content
. . . 6-6
The Common Behavior
. . . . . . . . . . . . . . . . . . . . 6-6
Binary Sequence for the Common Boot Script
6-9
. . . . . . . . 6-14
External I2C Boot EEPROM Types
. . . . . . . . . 6-14
The Boot Commands and The Endian Mode
. 6-15
Details on I2C Operation
. . . . . . . . . . . . . . . . . . 6-15
5.
References
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-16
Chapter 7: PCI-XIO Module
1.
2.
2.1
2.2
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-1
Functional Description
. . . . . . . . . . . . . . . . . . 7-2
Document title variable Block Level Diagram
. 7-3
Architecture
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-3
4.
4.1
4.2
4.3
4.3.1
4.3.2
4.3.3
4.3.4
4.4
4.5
Application Notes
. . . . . . . . . . . . . . . . . . . . . . . 7-18
DTL Interface
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-18
System Memory Bus Interface, the MTL Bus
7-18
XIO Interface
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-19
Motorola Interface
. . . . . . . . . . . . . . . . . . . . . . . . 7-19
NAND-Flash Interface
. . . . . . . . . . . . . . . . . . . . 7-19
NOR Flash Interface
. . . . . . . . . . . . . . . . . . . . . . 7-19
IDE Interface
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-20
PCI Endian Support
. . . . . . . . . . . . . . . . . . . . . . 7-20
General Notes
. . . . . . . . . . . . . . . . . . . . . . . . . . . 7-20
3.
3.1
3.1.1
3.1.2
3.1.3
3.1.4
3.2
Operation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-4
Overview
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-4
NAND-Flash Interface Operation
. . . . . . . . . . . . 7-5
Motorola Style Interface
. . . . . . . . . . . . . . . . . . 7-10
NOR Flash Interface
. . . . . . . . . . . . . . . . . . . . . 7-11
IDE Description
. . . . . . . . . . . . . . . . . . . . . . . . . . 7-13
PCI Interrupt Enable Register
. . . . . . . . . . . . . 7-17
5.
5.1
Register Descriptions
. . . . . . . . . . . . . . . . . . . 7-20
Register Summary
. . . . . . . . . . . . . . . . . . . . . . . 7-21
Chapter 8: General Purpose Input Output Pins
1.
2.
2.1
2.1.1
2.1.2
2.1.3
2.2
2.2.1
2.2.2
2.3
2.3.1
2.3.2
2.4
2.4.1
2.5
2.6
2.7
2.8
2.9
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-1
Functional Description
. . . . . . . . . . . . . . . . . . 8-2
GPIO: The Basic Pin Behavior
. . . . . . . . . . . . . . 8-2
GPIO Mode settings
. . . . . . . . . . . . . . . . . . . . . . . 8-4
GPIO Data Settings MMIO Registers
. . . . . . . . 8-4
GPIO Pin Status Reading
. . . . . . . . . . . . . . . . . . 8-6
GPIO: The Event Monitoring Mode
. . . . . . . . . . 8-6
Timestamp Reference clock
. . . . . . . . . . . . . . . . 8-7
Timestamp format
. . . . . . . . . . . . . . . . . . . . . . . . . 8-7
GPIO: The Signal Monitoring & Pattern
Generation Modes
8-7
The Signal Monitoring Mode
. . . . . . . . . . . . . . . . 8-8
The Signal Pattern Generation Mode
. . . . . . . 8-11
GPIO Error Behaviour
. . . . . . . . . . . . . . . . . . . . 8-14
GPIO Frequency Restrictions
. . . . . . . . . . . . . . 8-15
The GPIO Clock Pins
. . . . . . . . . . . . . . . . . . . . . 8-17
GPIO Interrupts
. . . . . . . . . . . . . . . . . . . . . . . . . . 8-17
Timer Sources
. . . . . . . . . . . . . . . . . . . . . . . . . . . 8-18
Wake-up Interrupt
. . . . . . . . . . . . . . . . . . . . . . . . 8-18
External Watchdog
. . . . . . . . . . . . . . . . . . . . . . . 8-18
3.1
3.2
Duty-cycle programming
. . . . . . . . . . . . . . . . . . 8-19
Spike Filtering
. . . . . . . . . . . . . . . . . . . . . . . . . . . 8-20
4.
4.1
4.2
4.3
4.4
4.5
4.6
4.7
4.8
4.9
4.10
4.11
4.12
4.13
4.14
4.15
MMIO Registers
. . . . . . . . . . . . . . . . . . . . . . . . . 8-21
GPIO Mode Control Registers
. . . . . . . . . . . . . 8-24
GPIO Data Control
. . . . . . . . . . . . . . . . . . . . . . . 8-26
Readable Internal PNX15xx Series Signals
. . 8-26
Sampling and Pattern Generation Control
Registers for the FIFO Queues
8-27
Signal and Event Monitoring Control Registers for
the Timestamp Units
8-34
Timestamp Unit Registers
. . . . . . . . . . . . . . . . . 8-34
GPIO Time Counter
. . . . . . . . . . . . . . . . . . . . . . 8-34
GPIO TM3260 Timer Input Select
. . . . . . . . . . 8-35
GPIO Interrupt Status
. . . . . . . . . . . . . . . . . . . . . 8-35
Clock Out Select
. . . . . . . . . . . . . . . . . . . . . . . . . 8-36
GPIO Interrupt Registers for the FIFO Queues
(One for each FIFO Queue)
8-37
GPIO Module Status Register for all 12
Timestamp Units
8-38
GPIO POWERDOWN
. . . . . . . . . . . . . . . . . . . . 8-43
GPIO Module ID
. . . . . . . . . . . . . . . . . . . . . . . . . 8-43
GPIO IO_SEL Selection Values
. . . . . . . . . . . . 8-43
3.
IR Applications
. . . . . . . . . . . . . . . . . . . . . . . . . 8-18
Chapter 9: DDR Controller
1.
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-1
2.
Functional Description
. . . . . . . . . . . . . . . . . . . 9-1
© Koninklijke Philips Electronics N.V. 2002-2003-2004. All rights reserved.
12NC 9397 750 14321
Product data sheet
Rev. 2 — 1 December 2004
-4
Philips Semiconductors
Volume 1 of 1
PNX15xx Series
3.
3.1
3.2
3.3
3.4
3.5
3.6
2.1
2.1.1
2.1.2
2.1.3
2.2
2.2.1
2.2.2
2.2.3
2.2.4
2.2.5
2.2.6
2.3
2.3.1
2.3.2
2.4
2.5
2.5.1
2.5.2
2.5.3
2.5.4
2.5.5
Start and Warm Start
. . . . . . . . . . . . . . . . . . . . . . 9-2
The Start Mode
. . . . . . . . . . . . . . . . . . . . . . . . . . . 9-2
Warm Start
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-2
Observing Start State
. . . . . . . . . . . . . . . . . . . . . 9-3
Arbitration
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-3
The First Level of Arbitration: Between the DMA
and the CPU
9-3
Second Level of Arbitration
. . . . . . . . . . . . . . . . . 9-6
Dynamic Ratios
. . . . . . . . . . . . . . . . . . . . . . . . . . . 9-6
Pre-Emption
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-8
Back Log Buffer (BLB)
. . . . . . . . . . . . . . . . . . . . . 9-9
PMAN (Hub) versus DDR Controller Interaction
9-
9
Application Notes
. . . . . . . . . . . . . . . . . . . . . . . 9-16
Memory Configurations
. . . . . . . . . . . . . . . . . . . 9-16
Error Signaling
. . . . . . . . . . . . . . . . . . . . . . . . . . . 9-17
Latency
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-17
Data Coherency
. . . . . . . . . . . . . . . . . . . . . . . . . . 9-18
Programming the Internal Arbiter
. . . . . . . . . . . 9-18
The DDR Controller and the DDR Memory
Devices
9-20
4.
4.0.1
4.1
4.2
4.3
4.4
4.5
4.6
4.7
Timing Diagrams and Tables
. . . . . . . . . . . . 9-20
Tcas Timing Parameter
. . . . . . . . . . . . . . . . . . . 9-21
Trrd and Trc Timing Parameters
. . . . . . . . . . . 9-21
Trfc Timing Parameter
. . . . . . . . . . . . . . . . . . . . 9-21
Twr Timing Parameter
. . . . . . . . . . . . . . . . . . . . 9-22
Tras Timing Parameter
. . . . . . . . . . . . . . . . . . . 9-22
Trp Timing Parameter
. . . . . . . . . . . . . . . . . . . . 9-22
Trcd_rd Timing Parameter
. . . . . . . . . . . . . . . . . 9-23
Trcd_wr Timing Parameter
. . . . . . . . . . . . . . . . 9-23
Addressing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Memory Region Mapping Scheme
. . . . . . . . .
DDR Memory Rank Locations
. . . . . . . . . . . . .
Clock Programming
. . . . . . . . . . . . . . . . . . . . . .
Power Management
. . . . . . . . . . . . . . . . . . . . . .
Halting and Unhalting
. . . . . . . . . . . . . . . . . . . .
MMIO Directed Halt
. . . . . . . . . . . . . . . . . . . . . .
Auto Halt
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Observing Halt Mode
. . . . . . . . . . . . . . . . . . . . .
Sequence of Actions
. . . . . . . . . . . . . . . . . . . . .
9-10
9-10
9-12
9-13
9-13
9-14
9-14
9-14
9-15
9-16
5.
5.1
5.2
Register Descriptions
. . . . . . . . . . . . . . . . . . . 9-23
Register Summary
. . . . . . . . . . . . . . . . . . . . . . . 9-24
Register Table
. . . . . . . . . . . . . . . . . . . . . . . . . . . 9-25
6.
References
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-32
Chapter 10: LCD Controller
1.
1.1
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-1
LCD Controller Features
. . . . . . . . . . . . . . . . . . 10-1
2.
2.1
2.2
Functional Description
. . . . . . . . . . . . . . . . . 10-1
Overview
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-1
Power Sequencing
. . . . . . . . . . . . . . . . . . . . . . . 10-2
3.
3.1
3.2
Operation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-3
Overview
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-3
Power Sequencing State Machine
. . . . . . . . . 10-3
3.2.1
3.2.2
3.2.3
3.2.4
3.3
3.4
IDLE state
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-4
DCEN state
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-4
BLEN state
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-5
PEPED state
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-5
Counter
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-5
Gating Logic
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-5
4.
4.1
Register Descriptions
. . . . . . . . . . . . . . . . . . . 10-6
LCD MMIO Registers
. . . . . . . . . . . . . . . . . . . . . 10-7
Chapter 11: QVCP
1.
1.1
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-1
Features
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-2
2.4.3
2.4.4
2.4.5
2.4.6
2.4.7
2.5
2.6
2.6.1
2.6.2
2.7
2.7.1
2.7.2
2.7.3
2.7.4
2.7.5
2.7.6
HSRU (Horizontal Sample Rate Upconverter)
. 11-
13
2.
2.1
2.2
2.3
2.3.1
2.3.2
2.3.3
2.3.4
2.3.5
2.3.6
2.3.7
2.4
2.4.1
2.4.2
Functional Description
. . . . . . . . . . . . . . . . . 11-4
QVCP Block Diagram
. . . . . . . . . . . . . . . . . . . . 11-4
Architecture
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-5
Layer Resources and Functions
. . . . . . . . . . . 11-6
Memory Access Control (DMA CTRL)
. . . . . . 11-6
Pixel Formatter Unit (PFU)
. . . . . . . . . . . . . . . . 11-7
Chroma Key and Undither (CKEY/UDTH) Unit
11-
7
Chroma Upsample Filter (CUPS)
. . . . . . . . .
Linear Interpolator (LINT)
. . . . . . . . . . . . . . . .
Video/Graphics Contrast Brightness Matrix
(VCBM)
11-11
Layer and Fetch Control
. . . . . . . . . . . . . . . . .
Pool Resources and Functions
. . . . . . . . . . .
CLUT (Color Look Up Table)
. . . . . . . . . . . . .
DCTI (Digital Chroma/Color Transient
Improvement)
11-13
11-11
11-11
11-12
11-13
11-13
HIST (Histogram Modification) Unit
. . . . . . . . 11-14
LSHR (Luminance/Luma Sharpening) Unit
. 11-14
Color Features (CFTR) Unit
. . . . . . . . . . . . . . 11-14
PLAN (Semi Planar DMA) Unit
. . . . . . . . . . . . 11-15
Screen Timing Generator
. . . . . . . . . . . . . . . . 11-15
Mixer Structure
. . . . . . . . . . . . . . . . . . . . . . . . . 11-16
Key Generation
. . . . . . . . . . . . . . . . . . . . . . . . . 11-18
Alpha Blending
. . . . . . . . . . . . . . . . . . . . . . . . . . 11-19
Output Pipeline Structure
. . . . . . . . . . . . . . . . . 11-19
Supported Output Formats
. . . . . . . . . . . . . . . 11-20
Layer Selection
. . . . . . . . . . . . . . . . . . . . . . . . . 11-20
Chrominance Downsampling (CDNS)
. . . . . . 11-20
Gamma Correction and Noise Shaping (GNSH&
ONSH)
11-20
Output Interface Modes
. . . . . . . . . . . . . . . . . . 11-21
Auxiliary Pins
. . . . . . . . . . . . . . . . . . . . . . . . . . . 11-22
3.
Programming and Resource Assignment
11-23
.
12NC 9397 750 14321
© Koninklijke Philips Electronics N.V. 2002-2003-2004. All rights reserved.
Product data sheet
Rev. 2 — 1 December 2004
-5
RF/Wirelessly
京公网安备 11010802033920号
EEWORLD
