Signal Integrity Issues in High-Speed ​​Design

              Signal integrity issues in high-speed design (I) Challenges faced by electronic system design With the large-scale increase in system design complexity and integration, electronic system designers are engaged in circuit design above 100MHZ, and the operating frequency of the bus has reached or exceeded 50MHZ, and some even exceed 100MHZ. At present, about 50% of the designs have a clock frequency exceeding 50MHz, and nearly 20% of the designs have a main frequency exceeding 120MHz. When the system operates at 50MHz, transmission line effects and signal integrity problems will occur; and when the system clock reaches 120MHz, unless high-speed circuit design knowledge is used, the PCB designed based on traditional methods will not work. Therefore, high-speed circuit design technology has become a design method that electronic system designers must adopt. Only by using the design technology of high-speed circuit designers can the controllability of the design process be achieved. (II) What is a high-speed circuit It is generally believed that if the frequency of a digital logic circuit reaches or exceeds 45MHZ~50MHZ, and the circuit operating above this frequency has accounted for a certain proportion of the entire electronic system (for example, 1/3), it is called a high-speed circuit. In fact, the harmonic frequency of the signal edge is higher than the frequency of the signal itself. It is the rising and falling edges (or signal jumps) of the signal that change rapidly that cause the unexpected results of signal transmission. Therefore, it is usually agreed that if the line propagation delay is greater than 1/2 of the rise time of the digital signal driver, such a signal is considered to be a high-speed signal and produces a transmission line effect. The transmission of the signal occurs at the moment when the signal state changes, such as the rise or fall time. The signal travels from the driver to the receiver for a fixed period of time. If the transmission time is less than 1/2 of the rise or fall time, the reflected signal from the receiver will reach the driver before the signal changes state. Conversely, the reflected signal will reach the driver after the signal changes state. If the reflected signal is very strong, the superimposed waveform may change the logic state. (III) Determination of high-speed signals Above we defined the prerequisites for the occurrence of transmission line effects, but how do we know whether the line delay is greater than 1/2 of the signal rise time at the driver? Generally, the typical value of the signal rise time can be given by the device manual, and the signal propagation time is determined by the actual wiring length in PCB design. The following figure shows the signal rise time and the allowable wiring length (delay...