MSP430 Chinese User Guide

Contents 1 MSP430 Series 1.1 Features and Functions 1.2 Key System Performance 1.3 MSP430 Series Models 2 Architecture Overview 2.1 CPU 2.2 Code Memory 2.3 Data Memory (RAM) 2.4 Operation Control 2.5 Peripheral Modules 2.6 Oscillators, Frequency Multipliers, and Clock Generators 3 System Reset, Interrupts, and Operation Modes 3.1 System Reset and Initialization 3.2 Interrupt System Structure 3.3 Interrupt Processing 3.3.1 Interrupt Control Bits in SFR 3.3.2 External Interrupts 3.4 Operation Modes 3.5 Low Power Modes 3.5.1 Low Power Mode 0 and Mode 1, LPM0 and LPM1 3.5.2 Low Power Mode 2 and Mode 3, LPM2 and LPM3 3.5.3 Low Power Mode 4, LPM4 3.6 Key Points for Low Power Applications 4 Memory Organization 4.1 Data in Memory 4.2 On-Chip ROM Organization 4.2.1 ROM Table Processing 4.2.2 Calculated Branch Jumps and Subroutine Calls 4.3 RAM and Peripheral Module Organization 4.3.1 RAM 4.3.2 Peripheral Modules—Address Location 4.3.3 Peripheral Modules—SFR 5 16-bit CPU 5.1 CPU Registers 5.1.1 Program Counter PC 5.1.2 System Stack Pointer SP 5.1.3 Status Register SR 5.1.4 Constant Generator Registers CG1 and CG2 5.2 Addressing Modes 5.2.1 Register Mode 5.2.2 Indexed Mode 5.2.3 Symbolic Mode 5.2.4 Absolute Mode 5.2.5 Indirect Mode 5.2.6 Indirect Increment Mode 5.2.7 Immediate Mode 5.2.8 Instruction Clock Cycle and Length 5.3 5.3.1 Dual Operand Instructions 5.3.2 Single Operand Instructions 5.3.3 Conditional Jumps 5.3.4 Short Forms of Analog Instructions 5.3.5 Other Instructions 5.4 Instruction Distribution 6 Hardware Multiplier 6.1 Hardware Multiplier Operation 6.2 Hardware Multiplier Registers 6.3 Hardware Multiplier SFR Bits 6.4 Hardware Multiplier Software Limitations 6.4.1 Hardware Multiplier Software Limitations - Addressing Modes 6.4.2 Hardware Multiplier Software Limitations - Interrupt Routines 7 Oscillator and System Clock Generator 7.1 Crystal Oscillator 7.2 Processor Clock Generator 7.3 System Clock Operating Modes 7.4 System Clock Control Registers 7.4.1 Module Registers 7.4.2 SFR Bits Related to the System Clock Generator 7.5 DCO Typical Characteristics 8 Digital I/O Configuration 8.1 General Purpose Ports 8.1.1 P0 Control Register 8.1.2 P0 Schematic 8.1.3 P0 Interrupt Control Function 8.2 General Purpose Ports P1, P2 8.2.1 P1, P2 Control Register 8.2.2 P1, P2 Schematic 8.2.3 P1, P2 Interrupt Control Function 8.3 General Purpose Ports P3, P4 8.3.1 P3, P4 Control Register 8.3.2 P3, P4 Schematic 8.4 LCD Port 8.5 LCD Port--Timer/Port Comparator 9 General Purpose Timer/Port Module 9.1 Timer/Port Module Operation 9.1.1 Timer/Port Counter TPCNT1, 8-Bit Operation 9.1.2 Timer/Port Counter TPCNT2, 8-Bit Operation 9.1.3 Timer/Port Counter, 16-Bit Operation 9.2 Timer/Port Registers 9.3 Timer/Port SFR Bits 9.4 Application of Timer/Port in A/D 9.4.1 Principle of R/D Conversion 9.4.2 Conversion with Resolution Higher Than 8 Bits 10 Timer 10.1 Basic Timer1 10.1.1 BasicTimer1 Register 10.1.2 SFR Bits 10.1.3 BasicTimer1 Operation 10.1.4 BasicTimer1 Operation: LCD Clock Signal f LCD 10.2 8-Bit Interval Timer/Counter 10.2.1 Operation of 8-Bit Timer/Counter 10.2.2 Registers of 8-Bit Timer/Counter 10.2.3 SFRs Related to 8-Bit Timer/Counter 10.2.4 Application of 8-Bit Timer/Counter in UART 10.3 Watchdog Timer 10.3.1 Watchdog Timer Register 10.3.2 Watchdog Timer Interrupt Control Function 10.3.3 Watchdog Timer Operation 10.4 8-bit PWM Timer 10.4.1 Operation 10.4.2 PWM Register 11 Timer_A 11.1 Timer_A Operation 11.1.1 Timer Operation 11.1.2 Capture Mode 11.1.3 Comparator Mode 11.1.4 Output Unit 11.2 Registers of Timer_A 11.2.1 Timer_A Control Register TACTL 11.2.2 Capture/Compare Control Register CCTL 11.2.3 Timer_A Interrupt Vector Register 11.3 Application of Timer_A 11.3.1 Application of Timer_A Up Counting Mode 11.3.2 Application of Timer_A Continuous Mode 11.3.3 Application of Timer_A Up/Down Counting Mode 11.3.4 Application of Timer_A Software Capture 11.3.5 Timer_A Handles Asynchronous Serial Communication Protocol 11.4 Special Cases of Timer_A 11.4.1 CCR0 as Period Register 11.4.2 Start/Stop of Timer Register 11.4.3 Output Unit Unit0 12 USART Peripheral Interface, UART Mode 12.1 Asynchronous Operation 12.1.1 Asynchronous Frame Format 12.1.2 Baud Rate Generator for Asynchronous Communication 12.1.3 Asynchronous Communication Format 12.1.4 Line Idle Multiprocessor Mode 12.1.5 Address Bit Format 12.2 Interrupt and Control Functions 12.2.1 USART Receive Enable 12.2.2 USART Transmit Enable 12.2.3 USART Receive Interrupt Operation 12.2.4 USART Transmit Interrupt Operation 12.3 Control and Status Registers 12.3.1 USART Control Register UCTL 12.3.2 Transmit Control Register UTCTL 12.3.3 Receive Control Register URCTL 12.3.4 Baud rate selection and modulation control register 12.3.5 USART receive data buffer URXBUF 12.3.6 USART transmit data buffer UTXBUF 12.4 UART mode, low power mode application characteristics 12.4.1 UART frame starts receiving operation 12.4.2 UART mode baud rate and clock frequency 12.4.3 Multiprocessor mode to save MSP430 resources 12.5 Baud rate calculation 13 USART peripheral interface, SPI mode 13.1 USART synchronous operation 13.1.1 Master mode in SPI mode, MM=1, SYNC=1 13.1.2 Slave mode in SPI mode, MM=0, SYNC=1 13.2 Interrupt and control functions 13.2.1 USART receive enable 13.2.2 USART transmit enable 13.2.3 USART receive interrupt operation 13.2.4 USART transmit interrupt operation 13.3 Control and status registers 13.3.1 USART control register 13.3.2 Transmit control register UTCTL 13.3.3 Receive control register URCTL 13.3.4 Baud rate selection and modulation control register 13.3.5 USART receive data buffer URXBUF 13.3.6 USART transmit data buffer UTXBUF 14 LCD display driver 14.1 LCD driver basic principle 14.2 LCD controller/driver 14.2.1 LCD controller/driver function 14.2.2 LCD control and mode register 14.2.3 LCD display memory 14.2.4 LCD Operation Software Routine 14.3 LCD Port Function 14.4 Mixed Application Example of LCD and Port Mode 15 A/D Converter 15.1 Overview 15.2 A/D Conversion Operation 15.2.1 A/D Conversion 15.2.2 A/D Interrupt 15.2.3 A/D Range 15.2.4 A/D Current Source 15.2.5 A/D Input Terminal and Multiplexer 15.2.6 A/D Grounding and Noise Reduction 15.2.7 A/D Input and Output Pins 15.3 A/D Control Register 16 Other Modules 16.1 Crystal Oscillator 16.2 Power-On Circuit 16.3 Crystal Oscillator Buffer Output Appendix A Peripheral Module Distribution Appendix B Instruction Group Description Appendix C EPROM Programming