pdf

Working Principle of Watchdog Timer

  • 2013-09-20
  • 246.47KB
  • Points it Requires : 1

When enabled, the WDT will increment until it overflows, or “times out.” A WDT time-out forces a device reset, unless the device is in Sleep or Idle mode. To avoid a WDT time-out reset, the user must periodically clear the Watchdog Timer using the PWRSAV or CLRWDT instructions. If the WDT times out in Sleep or Idle mode, the device wakes up and continues code execution from the point where the PWRSAV instruction was executed. In both cases, the WDTO bit (RCON<4>) is set, indicating that the device Reset or wake-up event was caused by a WDT time-out. If the WDT wakes the CPU from Sleep or Idle mode, the Sleep status bit (RCON<3>) or Idle status bit (RCON<2>) is also set, indicating that the device was previously in a power-saving mode. 9.2.1 Enabling and Disabling the WDT The WDT can be enabled or disabled using the FWDTEN (CW1<7>) Configuration bit. When the FWDTEN Configuration bit is set, the WDT is enabled. This is the default value for an erased device. Refer to the device data sheet for more details on the Flash Configuration Word registers.

unfold

You Might Like

Uploader
nonogugu66
 

Recommended ContentMore

Popular Components

Just Take a LookMore

EEWorld
subscription
account

EEWorld
service
account

Automotive
development
circle

About Us Customer Service Contact Information Datasheet Sitemap LatestNews


Room 1530, 15th Floor, Building B, No.18 Zhongguancun Street, Haidian District, Beijing, Postal Code: 100190 China Telephone: 008610 8235 0740

Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved 京ICP证060456号 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号
×