Research on Power Harmonic Analyzer Based on FPGA

With the rapid development of modern industry, the nonlinear load of the power system is increasing day by day, which seriously pollutes the environment of the power grid and threatens the safe and economic operation of various electrical equipment in the power grid. Whether from the perspective of ensuring the safe and economic operation of the power system and power supply system or from the perspective of ensuring the safety of equipment and personnel, it is extremely urgent to regularly monitor and limit the harmful effects caused by harmonic pollution. Harmonic measurement is an important prerequisite for harmonic control and is also a basic problem in analyzing and solving harmonic control problems. Various harmonic detection methods have been studied at home and abroad, and FFT based on fast Fourier transform is the most widely used harmonic detection method in current harmonic detection. In particular, the FFT algorithm after technical compensation has better performance in harmonic detection. However, this method is mainly implemented by using general DSP devices (such as TI products), which is not real-time and affects the detection performance. With the development of microelectronics technology and digital signal processing technology, digital signal processing based on FPGA has the advantages of high speed, simple development, and easy to form ASIC, and has been widely used. Based on the analysis of harmonic measurement methods, this paper proposes a power grid harmonic measurement system based on FPGA. With the embedded processor NiosⅡ as the core, the periodogram power spectrum analysis method of power grid harmonic analysis is implemented. Based on the hardware design of the entire system, the base-28, 16, and 32 FFT modules, the modulus calculation module, and the output display module are mainly completed. By comparing the spectrum structure of the simulated square wave and sine signal with the spectrum structure of the actual system output, the correctness of the implementation method is verified.