Impedance Controlled Via Design

              Impedance Controlled Via Design Impedance Controlled Via Design Maintaining PCB signal integrity requires a unique approach to interlayer interconnects (vias) that precisely match trace impedance. As data communication speeds increase to over 3Gbps, signal integrity is critical to the smooth flow of data. Board designers try to eliminate every impedance mismatch in high-speed signal paths because these impedance mismatches generate signal jitter and reduce the opening of the data eye—which not only reduces the maximum distance data can be transmitted, but also minimizes the margin to common jitter specifications such as SONET (Synchronous Optical Network) or XAUI (10Gb Attachment Unit Interface). As signal density on PCBs increases, more signal transmission layers are required, and transmission through interlayer interconnects (vias) is inevitable. In the past, vias represented a significant source of signal distortion because their impedance was typically around 25-35. Such a large impedance discontinuity can reduce the opening of the data eye by 3dB and generate a large amount of jitter depending on the data rate. As a result, board designers either try to avoid vias on high-speed lines or try new techniques, such as boring or blind vias. While these methods work, they add complexity and significantly increase board cost. A new \"coaxial-like\" via structure can be used to avoid the severe impedance mismatch problems that occur with standard vias. This structure places ground vias in a special configuration around the signal via. Vias designed using this technique show impedance discontinuities of less than 4% (50 ± 2) and improved signal quality on TDR (time domain reflectometry) curves. This new approach produces a vertical channel with adjustable impedance. Developers use a simple coaxial model with the signal line in the center to create this via structure; the ground shield around the perimeter creates a uniformly distributed impedance. Four ground vias arranged in a circle around the center signal via replace the uniform ground shield (Figure 1). Because the four outer vias are connected to the pc board ground or VDD (power supply), they carry charge and each of them forms a capacitor with the signal via. The capacitance calculation depends on the via diameter, dielectric constant, and the distance between the signal and ground vias. The gap (rim) of the center via \"touches\" the outer vias, so the capacitance is evenly distributed along the vertical path - ...