pdf

Research on FPGA structure and layout and routing algorithms

  • 2014-03-05
  • 2.7MB
  • Points it Requires : 2

The paper designs a FPGA structure description method to solve the FPGA modeling problem. The FPGA structure description method includes 10 parts, such as logic unit information and interconnection line information. When using different FPGA chips for layout and routing, it is only necessary to use the structure description method to redefine the structure of the FPGA chip, without changing the layout and routing tools. In order to cooperate with FPGA programming download, the paper improves the partitioning netlist algorithm and can generate LUT configuration information files. The layout and routing algorithm has been improved to support more commercial FPGA structural features. The developed layout and routing tool is close to VPR in terms of routability. The layout stage can reduce the number of logic unit exchanges by 21%. It generates internal connection information, layout information and routing information after layout and routing. This information provides the necessary support for the next stage of programming download of layout and routing, and can generate bitstream files to be downloaded to the FPGA.

unfold

You Might Like

Uploader
lamas
 

Recommended ContentMore

Popular Components

Just Take a LookMore

EEWorld
subscription
account

EEWorld
service
account

Automotive
development
circle

About Us Customer Service Contact Information Datasheet Sitemap LatestNews


Room 1530, 15th Floor, Building B, No.18 Zhongguancun Street, Haidian District, Beijing, Postal Code: 100190 China Telephone: 008610 8235 0740

Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved 京ICP证060456号 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号
×