Design of FIR filter based on FPGA using VHDL

With the widespread application of high-speed DSP technology, real-time, fast and reliable digital signal processing has become the goal pursued by users. At the same time, due to the rapid improvement of programmable devices in speed and integration, there is a new way to use hardware to realize real-time, fast and reliable processing of digital signals. FIR filter is a commonly used component in digital signal processing. Its biggest advantage is that it can have a strict linear phase when designing any amplitude-frequency characteristics, which is very critical for real-time processing of digital signals. FPGA is a commonly used programmable device. Its lookup table structure is very suitable for realizing real-time, fast and reliable FIR filters. In addition, the flexible description method of VHDL language and its hardware-independent characteristics make the use of VHDL language to implement FIR filters based on FPGA chips a research direction. This paper studies the implementation of FIR digital filters based on FPGA and designs a 16-order FIR low-pass filter. The main work done is: 1. Based on the basic theory of FIR digital filters, a distributed algorithm is used as the hardware implementation algorithm of the filter, and it is discussed in detail. In view of the disadvantage of the large size of the lookup table in the distributed algorithm, the multi-block lookup table method is used to reduce the hardware size. 2. The design adopts a top-down hierarchical and modular design concept, divides the entire filter into multiple modules, uses the VHDL language description method to design each functional module, and finally completes the system design of the FIR digital filter. 3. A design example of a 16-order FIR low-pass filter is implemented using the FLEX10K series devices, simulated using MAX+PLUSII software, and analyzed using MATLAB to prove that the designed FIR digital filter functions correctly. The simulation results show that the FIR filter designed in this paper has a small hardware scale and a sampling rate of 17.73MHz. At the same time, as long as the lookup table is modified accordingly, low-pass, high-pass, and band-pass FIR filters can be implemented respectively, reflecting the flexibility of the design.