Design of TD SCDMA Double-sideband CMOS Transceiver

              TD SCDMA Double-Band CMOS Transceiver Design TD SCDMA Double-Band CMOS Transceiver Design Although the main structure of the TD-SCDMA core network is similar to the WCDMA and CDMA2000-type double-band CMOS transceiver designs, it still provides the following unique features: asymmetric up/downlink, smart antenna, joint monitoring and baton handover to improve spectrum efficiency and system performance. This paper proposes a double-band TD-SCDMA RF transceiver design that complies with this specification. It integrates the voltage-controlled oscillator (VCO), fractional-N phase-locked loop (PLL), receive channel selection filter and transmit driver amplifier in a single chip. The transceiver is manufactured using 0.18μm CMOS process. The block diagram of the transceiver chip is shown in Figure 1. Including analog baseband (ABB) and digital baseband (DBB), it provides complete TD-SCDMA signal processing functions. The analog baseband section includes digital signal processing functions for compensating analog channel selection filters and completing DC offset calibration. |[pic] |The receiver uses a direct conversion structure, which consists of two low noise amplifiers (LNA), a double balanced mixer and I/Q analog filters to support dual band ranges: 1880MHz~1920MHz and 2010MHz~2025MHz. The low noise amplifier is implemented by a fully differential common source amplifier with on-chip inductor degradation. The use of differential topology suppresses common mode noise interference and reduces parasitic effects. The two low noise amplifiers share the same LC-tank load and attenuation inductor, thereby reducing silicon area. The LNA integrates three voltage gain modes: 20dB, 0dB and -10dB. The low gain mode is critical to meet the maximum input power and sufficient dynamic range requirements. At maximum gain, the standard LNA noise figure (NF) is 1dB. The second order intercept point (IP2) requirement for TD-SCDMA input reference is 20dBm, which can be met without correction circuits. The quadrature mixer is designed to be fully symmetrical, and special attention should be paid to the design of the switching core. Minimum 25dBm second-order input...