Summary of Typical Applications of Transmission Line Impedance Control

Considering impedance control in PCB design is a relatively complicated matter. There are many factors to consider at the same time, such as PCB stacking structure, electromagnetic shielding, signal integrity, power integrity, PCB processing capabilities, etc. As we all know, the above factors are interrelated. Taking certain measures to achieve one of the goals may introduce problems in other aspects, but we should focus on our design tasks, remember the main functions we want to achieve, and what key factors need to be considered, so that we can find a PCB design solution that meets our requirements. The following part of this article mainly starts from the perspective of signal integrity, combined with some of our company\'s experience in impedance control in PCB design, to make some summaries and generalizations, hoping to guide everyone in the future PCB impedance control design. The discussion in this article is based on the traditional PCB through-hole processing process. The processing process of circuit boards with blind or buried holes is different from the processing process of traditional printed circuit boards, so it is not considered in our consideration. At the same time, considering the diversity of PCB stacking order and modern PCB board thickness, this article only gives the impedance control examples under the most commonly used board thickness and signal stacking order. For four-layer boards, commonly used PCB thicknesses are 1.5mm, 1.6mm and 2mm (the above thicknesses have a tolerance of ±10%), and the most commonly used signal stacking order is Sig/Gnd/Power/Sig. The following are solutions for impedance control of four-layer boards under several conditions: 1. Board thickness 1.5mm (using a 1.2 35/35 core board, and the other two dielectric layers are 2116). The line width/spacing of the differential signal of the L1/L4 layer (impedance controlled to 100Ω) can be 5/5, 5/6, 6/7, 6/8, 6/9 (mil/mil)The line width/spacing of the differential signal of the L1/L4 layer (impedance controlled to 75Ω) can be 10/7, 10/6, 11/9, 11/10, 10/11 (mil/mil)①The interfaces for calculating single-ended impedance and differential impedance are shown in Figures 1 and 2 respectively: Figure 2: Surface microstrip transmission line differential impedance calculation interface The dielectric layer between the L1 and L2 layers, and the L3 and L4 layers is 2116, and the mode is Copper/Gnd (HOZ), so the thickness H=4.6mil, the dielectric constant is 4.5, and the outer copper thickness is 1OZ (1.9mil). Actual board thickness: 0.01+0.048+0.12+1.2+0.12+0.048+0.01=1.556mm. ② Note 1: The spacing in the differential signal representation line width/spacing here refers to the distance from the inner side to the edge of the two differential lines. The distance from the inner side to the edge is also used in the wiring rules set in Allegro, but in some references, the distance from the center to the center of the two differential lines is used. Pay attention to the difference when applying. Example: If the spacing of 8/8 (mil/mil) differential lines is expressed by the distance from the inner side to the edge, the spacing from the center to the center of the differential line is expressed as 8/16 (mil/mil). Note 2: In the actual board thickness calculation, 0.01 represents the solder mask layer on the surface of the PCB board. The solder mask layer will not affect the controlled impedance, but will affect the overall thickness of the PCB board. 2. Board thickness 1.5mm (using 1.0 35/35 core board, and the other two layers of medium use 2116x2). The line width/spacing of the differential signal (impedance control is 100Ω) of the L1/L4 layer can be 8/5, 9/6, 10/7, 10/8, 11/9 (mil/mil) The line width/spacing of the differential signal (impedance control is 75Ω) of the L1/L4 layer can be 18/6, 18/7, 19/7, 19/8, 20/8, 20/9, 20/10 (mil/mil) The interface for calculating the single-ended and differential impedance is the same as Figure 1 and Figure 2 above. The dielectric layer between the L1 and L2 layers, and the L3 and L4 layers uses 2116×2, and the mode is Copper/Gnd (HOZ), so the thickness H=4.6×2= 9.2mil, the dielectric constant is 4.5, and the outer copper thickness is 1OZ (1.9mil). Actual board thickness: 0.01+0.048+0.23+1.0+0.23+0.048+0.01=1.576mm. 3. Board thickness 1.6mm (using 1.2 35/35 core board, and the other two layers of dielectric use 2116+1080). The line width/spacing of the differential signal (impedance control is 100Ω) on the L1/L4 layer can be 6/4, 7/5, 8/6, 9/7, 9/8 (mil/mil) The line width/spacing of the differential signal (impedance control is 75Ω) on the L1/L4 layer can be 16/7, 17/8, 17/9, 18/10, 18/11, 18/12, 18/13 (mil/mil) The interface for calculating single-ended and differential impedance is the same as Figure 1 and Figure 2 above. The dielectric between L1 and L2, L3 and L4 is 2116+1080, the mode is Copper/Gnd (HOZ), so the thickness H=4.6+2.8=7.4mil, the dielectric constant is 4.3, and the outer copper thickness is 1OZ (1.9mil). Actual board thickness: 0.01+0.048+0.19+1.2+0.19+0.048+0.01=1.696mm. 4. Board thickness 1.6mm (using 1.0 35/35 core board, the dielectric between L1 and L2, L3 and L4 is 7628+2116).