pdf

Analog-to-Digital Converter Clock Optimization - A Test Engineering Perspective

  • 2013-09-29
  • 789.47KB
  • Points it Requires : 2

              System clock optimization can improve system performance, but it can be challenging. It is relatively easy to design an encoding circuit for an analog-to-digital converter with a jitter of 350 femtoseconds (fs), but is this sufficient for today\'s high-speed requirements? For example, when testing the AD9446-1001 (16-bit 100 MHz ADC), using a 100 MHz sampling clock frequency in the Nyquist zone, 350 fs of jitter will degrade the signal-to-noise ratio (SNR) by about 3 dB. If the same device is tested in the third Nyquist domain with a 105 MHz analog input signal, the SNR can degrade by as much as 10 dB. To reduce clock jitter to 100 fs or less, designers need to understand where the clock jitter comes from and how much jitter the ADC can tolerate. If you discover that the clock circuit performance is limited by jitter after the circuit design is complete, and that the problem could have been easily avoided during the design phase, it is already too late. …             

unfold

You Might Like

Uploader
baidu_linker
 

Recommended ContentMore

Popular Components

Just Take a LookMore

EEWorld
subscription
account

EEWorld
service
account

Automotive
development
circle

About Us Customer Service Contact Information Datasheet Sitemap LatestNews


Room 1530, 15th Floor, Building B, No.18 Zhongguancun Street, Haidian District, Beijing, Postal Code: 100190 China Telephone: 008610 8235 0740

Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved 京ICP证060456号 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号
×