rar

Analysis and Design of Linear Array CCD Camera Simulator

  • 2013-07-01
  • 356.54KB
  • Points it Requires : 2

Abstract: In order to reduce the risk of a linear array CCD camera being damaged due to repeated debugging, the characteristics and timing of the camera were analyzed, and a CCD camera simulator based on field programmable gate array (FPGA) was designed. The whole system uses FPGA as the core device. A ROM is opened inside the FPGA to store the grayscale value of a standard image. The grayscale value is output at the falling edge of the pixel clock, and the pixel clock is counted to generate an external line synchronization signal and a line valid signal. The simulation results show that the simulation process of this linear array CCD camera simulator meets the output timing requirements of the actual camera. The design of the simulator shortens the debugging time in the project and provides a guarantee for the later acquisition and storage processing. [Author Abstract]

unfold

You Might Like

Uploader
论文帝
 

Recommended ContentMore

Popular Components

Just Take a LookMore

EEWorld
subscription
account

EEWorld
service
account

Automotive
development
circle

About Us Customer Service Contact Information Datasheet Sitemap LatestNews


Room 1530, 15th Floor, Building B, No.18 Zhongguancun Street, Haidian District, Beijing, Postal Code: 100190 China Telephone: 008610 8235 0740

Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved 京ICP证060456号 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号
×