Ground Bounce Phenomenon and Simulation Analysis Examples

              Ground Bounce Phenomenon Ground Bounce Phenomenon Formation of ground bounce: There is inevitably a small inductance between the ground inside the chip and the PCB ground plane outside the chip. This small inductance is the root cause of ground bounce. At the same time, ground bounce is closely related to the load of the chip. The following is a diagram to introduce the formation of ground bounce. [pic] The simple structure is a small \"scene\" in the figure above. Chip A is the output chip, chip B is the receiving chip, and the output end and input end are very close. The CMOS and other input units inside the output chip are simply equivalent to a single-pole double-throw switch. RH and RL are high-level output impedance and low-level output impedance respectively, both set to 20 ohms. GNDA is the ground inside chip A. GNDPCB is the PCB ground plane outside the chip. Since the ground inside the chip can only be connected to GNDPCB through the leads and pins inside the chip, a small inductance LG will be introduced. Assume that this value is 1nH. CR is the receiving pin capacitance, and this value is 6pF. The frequency of this signal is 200MHz. Although LG and CR are both very small values, we can see their impact on the signal through the subsequent calculations. Assume that chip A has only one output pin. Now Q outputs high level, and charge accumulates on CR at the receiving end. When Q output changes to low level. CR, RL, and LG form a discharge loop. The self-resonance period is about 490ps, the frequency is 2GHz, and the Q value is about 0.0065. Use EWB to build a simulation circuit. (It is a very old software, and many people have been using it tirelessly. However, I personally rely on it more. The key is modeling. If the model parameters are established correctly, the simulation results are still very reliable. This small software has helped me discover and solve many problems encountered in actual simulation circuits. This software is relatively small, has a relatively long history, is relatively mature, and is easy to use. It is recommended that students who are new to electronics should be familiar with it.) Because only the falling edge is concerned, the following circuit is simply constructed. At first, the output is high level, and after 10 nanoseconds, the output is low level. For convenience, the high level output is set to 3.3V and the low level is 0V. (The actual IO voltage of chips above 200M will be relatively low, and 1.5-2.5V is mostly used.) [pic] The waveforms at both ends of the inductor are shown below. The voltage is 2V/grid, you can see...