RF PLL (Chinese)

              RF Phase-Locked Loop 1 RF Phase-Locked Loop Basic Theory Loop Performance Circuit Implementation Application of Phase-Locked Loop in Mobile Phones 1. Basic Theory Phase-Locked Loop (Phase Locked Loop) is a closed-loop phase control system whose output signal phase can automatically track the input signal phase. The system block diagram is as follows: ui(t) uo(t) θ１(t) θ２（ｔ） PLL PLL When θ 1 (t ) is equal to θ 2 (t ), the two vectors rotate at the same angular velocity, and the relative position, that is, the angle, remains unchanged, and the value is usually small. This is the locked state of the loop. The whole process from the input signal added to the input end of the phase-locked loop until the loop reaches the locked state is called the capture process. Let the time when the system initially enters the synchronous state [2nπ ± ε θe , ε ω ] be ta. Then the whole process from the starting state at t = t 0 to the synchronous state is called the capture process of the phase-locked loop. The time T p = tat 0 required for the capture process is called the capture time. Obviously, the size of the capture time T p is not only related to the parameters of the loop, but also to the starting state. For a certain loop, whether it can enter synchronization through capture depends entirely on the starting frequency difference θ e (t1 ) = ω 0 . If ω 0 exceeds a certain range, the loop cannot capture. The size of this range is an important performance indicator of the phase-locked loop, called the capture band ω p of the loop. At the end of the capture state, the state of the loop stabilizes at θ e (t ) ≤ ε ωθ e (t ) 2nπ ≤ ε θe (1-1) This is the definition of the synchronization state. As long as formula (1-1) is satisfied throughout the entire change process, the loop is still said to be in the synchronization state. From the above, we can see that under the condition of inputting a fixed frequency signal, after the loop enters the synchronous state, the frequency difference between the output signal and the input signal is equal to zero, and the phase difference is equal to a constant, that is, θ e (t ) = 0 θ e (t ) = constant. This state is called the locked state. Composition of the phase-locked loop Why can the phase-locked loop enter phase tracking and achieve synchronization between the output and input signals? Because...