zip

Design of interleaver decoder in DVB-H channel decoding chip

  • 2013-09-22
  • 142.03KB
  • Points it Requires : 2

  Since the symbol interleaving is block interleaving, a large number of storage units are required. In the design, we use two single-port RAMs with a length of 2048 and a data width of 1 bit for reading and writing to ensure that the deinterleaved output data can be processed continuously. When the left RAM area is writing, the right RAM area is reading; and vice versa. This ensures that data can be processed continuously. The main function of the address generation module in Figure 5 is to generate read addresses and write addresses. The read and write addresses are sent to the address switching module respectively. Under the control of the read and write control lines, when one of the left RAM area and the right RAM area is in the read data state, the other is in the write data state.

unfold

You Might Like

Uploader
mamselc
 

Recommended ContentMore

Popular Components

Just Take a LookMore

EEWorld
subscription
account

EEWorld
service
account

Automotive
development
circle

About Us Customer Service Contact Information Datasheet Sitemap LatestNews


Room 1530, 15th Floor, Building B, No.18 Zhongguancun Street, Haidian District, Beijing, Postal Code: 100190 China Telephone: 008610 8235 0740

Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved 京ICP证060456号 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号
×