Intelligent face recognition algorithm and its FPGA implementation.rar

Automatic face recognition technology is one of the hottest research topics in disciplines such as pattern recognition and image processing. With the development of society, the requirements for fast and effective automatic identity authentication are becoming increasingly urgent, and face recognition technology, as one of the most important methods in various biometric technologies, has received more and more attention. Research on high-performance algorithms with real-time, fast, and low false recognition rates and algorithm hardware acceleration has also gradually begun. This paper analyzes in detail the principles, development overview and prospects of intelligent face recognition algorithms, including face detection algorithms, human eye positioning algorithms, preprocessing algorithms, PCA and ICA algorithms, and analyzes in detail the project situation, system division, resources and use of software and hardware platforms. On the ISE software platform, the algorithm part is modeled in RTL hardware in strict accordance with the FPGA code style using hardware description language (verilog HDL), and the C++ algorithm is optimized. The simulation and software algorithm results are compared to evaluate the error, and finally a comprehensive implementation is carried out on VirtexII Pro FPGA. The main research contents are as follows: First, the system resources on the hardware platform Xilinx VirtexII Pro FPGA are described and studied, the memory SDRAM, RS-232 serial port, and JTAG are studied and debugged, and two algorithms are compared for the OPB bus arbitration mechanism of Coreconnect, RTL design, simulation and synthesis. Using ISE and VC++ software platforms, the Verilog and C++ algorithms are synchronously compared and tested to make each step of the algorithm correspond to the correct result. The reasonable use of the software and hardware platform enables the full use of hardware resources as much as possible in the project, the correct selection when making boards, and the acceleration of design and debugging progress. Secondly, the face detection, human eye positioning, preprocessing, and recognition algorithms in the face recognition algorithm process are compared and studied respectively, and the best algorithm is selected to analyze and discuss its principle. The face detection adopts the adaboost algorithm because of its excellent comprehensive performance of speed and accuracy. The human eye positioning adopts the small block merging algorithm because it has the characteristics of fast, accurate, and weak real-time. The preprocessing algorithm adopts the histogram equalization plus smoothing algorithm, which is simple and efficient. The recognition algorithm uses PCA plus ICA algorithm, which can minimize the impact of posture and illumination on face recognition. Finally, the Verilog HDL hardware description language is used to model the algorithm in RTL. On the basis of the C++ algorithm, the algorithm is optimized according to the characteristics of FPGA hardware while ensuring the original effect. Video input and output are the prerequisites for face recognition. It provides the data that the algorithm on FPGA needs to process. The preprocessing algorithm is optimized on the basis of the C++ algorithm, which greatly reduces the amount of calculation and improves the calculation speed. The 16-bit calculator module allows the algorithm to be implemented according to system requirements. The one with better performance can be selected between the FPGA IP core and the self-designed module. The FIFO design provides data cache in synchronous and asynchronous clock domains. The design is carried out simultaneously on the ISE and VC++ software platforms, and the Verilog and C++ data are monitored and compared at any time. All design modules meet the predetermined performance requirements through simulation and are integrated on FPGA.