pcb layout design (Taiwan hardware engineer 15 years of experience

PCB LAYOUT TERMS 1. COMPONENT SIDE (component side, front side): the side where most components are placed. 2. SOLDER SIDE (solder side, back side). 3. SOLDER MASK (solder mask side): usually refers to Solder Mask Open. 4. TOP PAD: the component foot PAD designed on the component side, regardless of whether it is drilled or electroplated. 5. BOTTOM PAD: the component foot PAD designed on the solder surface, regardless of whether it is drilled or electroplated. 6. POSITIVE LAYER: the lines of each layer of single-layer and double-layer boards; the upper and lower lines and inner layer routing of multi-layer boards are all included. 7. NEGATIVE LAYER: usually refers to the power layer of multi-layer boards. 8. INNER PAD: The inner PAD of the POSITIVE LAYER of a multi-layer board. 9. ANTI-PAD: The insulating area used on the NEGATIVE LAYER of a multi-layer board, which is not connected to the component pins. 10. THERMAL PAD: The PAD used when the component pins are required on the NEGATIVE LAYER of a multi-layer board, generally called a heat sink or a via. 11. PAD (welding pad): Except for SMD PAD, the shapes and sizes of the TOP PAD, BOTTOM PAD and INNER PAD of other PADs should be the same. 12. Moat: The dividing line between the Power & GND planes of different signals 13. Grid: The routing grid when laying out 2. Test Point: ATE test point for factory ICT test fixtures to use ICT test point LAYOUT Notes: Each TRACE of the PCB must have a TEST PAD (test point) for testing. The principles are as follows: 1. The general test point size is 30-35mil. When the components are densely distributed, the test point can be as small as 30mil. The minimum distance between the test point and the component PAD is 40mil. 2. The minimum distance between test points is 50-75mil, and 75mil is generally used. 50mil can be used when the density is high. 3. The test points must be evenly distributed on the PCB to avoid uneven force on the board during testing. 4. For multi-layer boards, the test points must be placed on the solder side through vias. 5. The test points must be placed on the bottom layer 6. Output the test point report (.asc file powerpcb v3.5) to the manufacturer for testability analysis 7. Test point location: Setup