Layout and routing optimization methods for high-speed PCB design

              Layout and routing optimization methods for high-speed PCB design Technical library Layout and routing optimization methods for high-speed PCB design With the development of semiconductor technology, the operating frequency of devices is getting higher and higher, making the design of high-speed PCB an important part of product design. The signal integrity problems such as overshoot, undershoot, ringing, delay and monotonicity faced by high-speed PCB design will become a bottleneck of traditional design. It will become increasingly difficult for designers to design a complete solution based on experience alone. Therefore, designers can only accurately predict and eliminate these problems with the help of a complete set of signal integrity analysis tools. Below we combine the high-speed PCB design analysis tool SpecctraQuest to analyze the above PCB-level signal integrity issues. The impact of topology on signals When the signal encounters impedance mismatch when transmitting along the transmission line on the high-speed PCB board, part of the energy will be transmitted back along the transmission line from the impedance discontinuity point, causing reflection. In high-speed PCB design, many problems are caused by reflection, so special attention should be paid. On a high-speed PCB board, a wire is no longer a simple wire, but must be treated as a transmission line and handled according to the transmission line theory. Impedance mismatch and inconsistent transmission time on different branches will cause signal integrity problems. Figure 1 is a typical single-driver multi-receiver topology. The receiver end is open circuited and the impedance is infinite. Therefore, the signal will be fully reflected at the terminal and return along the original transmission line. The series resistor is Z0, and the transmission line impedance is 2Z02=Z01=Z0. When the signal is transmitted to the two branches through the connection point along Z01, the impedance seen from Z01 is exactly Z0 because the two branches are connected in parallel. Therefore, the signal will not be reflected when it is transmitted from Z01 to the two branches. The signal continues to be transmitted along the branch to the terminal, and the terminal is open circuited, so the signal is reflected back; because it is an unbalanced topology, there will be time inconsistency when the signal returns along the original path, so there will be signal integrity problems at the node. Using a symmetrical topology can solve this problem. Combined with an example of actual work shown in Figure 2, this is a topology diagram from transceiver to memory in a router. The driver is BCM5625 and the receiver is memory. In Figure 2, the red...