Illustrated Introduction to the Basics of Semiconductor Manufacturing Process (4th Edition) (Junichi Sato)

Introduction \"Illustrated Introduction - Semiconductor Manufacturing Process Basics (Book 4th Edition)\" uses diagrams to explain in depth the various technical links of semiconductor manufacturing processes. The book is divided into 12 chapters, including the overall picture of semiconductor manufacturing processes, an overview of the front-end process, cleaning and drying wet processes, ion implantation and heat treatment processes, photolithography processes, etching processes, film forming processes, planarization (CMP) processes, CMOS process flows, an overview of the back-end process, trends in the back-end process, and the latest trends in semiconductor processes. This book is suitable for people related to the semiconductor business, people who are preparing to get involved in the semiconductor field, professionals and students who are interested in semiconductor manufacturing processes. Contents Preface Chapter 1 Overview of semiconductor manufacturing processes / 1-1 Introduction to semiconductor processes / Various semiconductor products / Why is it called semiconductor process? / 1-2 The difference between the front-end process and the back-end process / The big difference between the front-end process and the back-end process / Differences in wafer fabs / 1-3 Cyclic front-end process semiconductor process / What is a cyclic process? / Several basic combinations / 1-4 Front-end process and back-end process / Why are there front-end process and back-end process? / Differences in temperature tolerance / 1-5 What is a silicon wafer? / Why silicon? / What are the characteristics of semiconductors? / 1-6 How are silicon wafers made? / The purity of polycrystalline silicon as a material is 11 nines / Slowly pulled up single crystal silicon / 1-7 What are the characteristics of silicon? / What are the same types of silicon? / Characteristics of silicon / 1-8 Cleanliness required for silicon wafers / Silicon wafers and particles / Other pollution / 1-9 How to use silicon wafers in fabs / Practical applications of silicon wafers / How to use wafers not only for product manufacturing / Preventing mutual contamination in production lines / 1-10 Larger diameter of wafers / Why large diameter? / From 200mm to 300mm / 1-11 Back-end processes related to productization / Why is the package black? / Packaging trends / 1-12 What is the process used in the back-end process? / Back-end process flow / What is the back-end process factory like? / Chapter 2 Overview of the front-end process / 2-1 Front-end process technology that pursues miniaturization / Moore\'s Law / How did miniaturization develop? / 2-2 Front-end process for mass production of chips / Advantages of mass production / Comparison with LCD panels / 2-3 Perform necessary inspections and monitoring in a process without \"waiting\" / Ideas in semiconductor processes / Necessity of monitoring / 2-4 The overall picture of the front-end process fab / What is a clean room? / What equipment is needed in the factory? / 2-5 The composition of the fab production line - What is the Bay method? / Why choose the Bay method? / Actual production line operation / 2-6 Wafer fabs need to improve the yield rate as soon as possible / Why start as early as possible? / How to improve the initial yield rate? / Chapter 3 Cleaning and drying wet process / 3-1 Cleaning process that always keeps clean / Why is cleaning required every time? / It is not enough to just clean the surface / 3-2 Cleaning methods and mechanisms / Cleaning methods / What is sonic cleaning? / 3-3 Basic cleaning – RCA cleaning / What is RCA cleaning? / Challenges of RCA cleaning / 3-4 Examples of new cleaning methods / New cleaning methods / Cleaning methods of the future / 3-5 Differences between batch and single-wafer methods / What is batch? / What is single-wafer? / 3-6 Cleaning processes where throughput is critical / Throughput of cleaning equipment / Carrier-less cleaning machines / 3-7 Drying processes that are essential after cleaning / What is water staining? / Drying methods / 3-8 New drying processes / What is Marangoni drying? / What is Rotagoni drying? / 3-9 Wet processes and dry cleaning / Why wet processes? / Attempts at completely dry cleaning / Chapter 4 Ion implantation and heat treatment processes / 4-1 Ion implantation technology for implanting impurities / Before ion implantation technology / What is ion implantation? / 4-2 Ion implantation processes that require high vacuum / What is an ion implanter? / What does ion beam scanning look like? / 4-3 Ion implantation processes for different purposes / Various types of diffusion layers / Ion implantation processes with different acceleration energies and beam currents / 4-4 Lattice recovery after ion implantation / What is the silicon lattice? / The role of impurities / 4-5 Various heat treatment processes / Methods for restoring the lattice / What methods are used for heat treatment? / 4-6 Laser annealing process / What is laser annealing equipment? / What is the difference between laser annealing and RTA? / 4-7 LSI manufacturing and thermal budget / What is the distribution curve of impurities? / Heat resistance and thermal budget of semiconductor materials / Chapter 5 Photolithography / 5-1 Photolithography of replicating patterns / What is photolithography? / Photolithography process flow/ Photolithography is a subtractive process/ 5-2 The essence of photolithography is photography/ Contact exposure similar to daylight photography/ Advantages of reduced projection/ 5-3 The evolution of exposure technology that promotes miniaturization/ Resolution and depth of focus/ History of light sources and exposure equipment/ 5-4 Masks and pellicles/ What is a mask? / What is a pellicle? / Overlay/ 5-5 Photoresist equivalent to photographic paper/ Types of photoresists/ Photosensitive mechanism/ What is chemically amplified photoresist? / 5-6 Coating machine for coating photoresist film/ Photoresist coating process/ Actual situation of photoresist coating/ 5-7 Development process required after exposure/ Development mechanism/ Actual development process and equipment/ 5-8 Ashing process to remove unwanted photoresist/ Mechanism of ashing process/ Ashing process and equipment/ 5-9 Current status of immersion exposure technology/ Why use immersion? / Theory and Problems of Immersion Exposure Technology / 5-10 What is Double Patterning? / What is the Limit of Immersion? / Double Patterning Technology with Various Methods / 5-11 EUV Technology for Further Miniaturization / What is EUV Exposure Technology? / Challenges and Prospects of EUV Technology / 5-12 Nanoimprint Technology / What is Nanoimprint Technology? / Comparison with Photolithography / Classification of Nanoimprint / Possibilities of Nanoimprint / Chapter 6 Etching Process / 6-1 Etching Process Flow and Etching Bias / What is the Etching Process Flow? / What is Etching Bias? / 6-2 Etching Process with Various Methods / Adapting to Various Materials / Adapting to Various Shapes / 6-3 Plasma is Indispensable in Etching Process / Plasma Generation Mechanism / Plasma Potential / 6-4 What are the Differences in RF (Radio Frequency) Application Methods? / What is Dry Etching Equipment? / Advantages of Cathode Coupling / 6-5 Mechanism of Anisotropy / What is Etching Reaction? / Utilizing the sidewall protection effect / 6-6 Challenges of dry etching process / Etching process for new materials / What is deep trench etching? / Chapter 7 Film formation process / 7-1 Film formation process that is indispensable for LSI functions / LSI and film formation / LSIExamples of thin film formation as seen in cross-section / 7-2 Film formation processes with various methods / Various film formation methods / Film formation parameters / 7-3 Film formation processes affected by substrate shape / What shapes are suitable? / Film formation mechanism / 7-4 Oxidation process for direct oxidation of wafers / Why silicon oxide film? / Silicon thermal oxidation mechanism / 7-5 Thermal CVD and plasma CVD / The mechanism of thermal CVD process / What is plasma CVD? / 7-6 Sputtering process required for metal films / The principle of sputtering / Advantages and disadvantages of sputtering method / 7-7 Electroplating process indispensable for Cu (copper) wiring / Why use electroplating method? / Challenges of electroplating process / 7-8 Coating process used for Low-k (low dielectric constant) film / Why use coating process? / Challenges of coating process / 7-9 High-k gate stack process / History of gate materials / High-k gate stack technology / Basics of ALD process / 7-10 Cu/Low-k process / Why use Cu/Low-k? / Challenges of Cu/Low-k from the perspective of film formation / Chapter 8 Planarization (CMP) process / 8-1 CMP process is indispensable for multi-layer wiring / Why use CMP process? / Process flow to CMP / 8-2 CMP process using advanced photolithography / CMP to save the focus depth / Processes requiring CMP / 8-3 CMP equipment returning to wet process / What is CMP equipment like? / CMP equipment compared with other semiconductor process equipment / 8-4 CMP process with many consumables / What consumables are there? / What are the required properties / 8-5 CMP planarization mechanism / Preston\'s formula / Actual CMP mechanism / 8-6 CMP process applied to Cu/Low-k / Background of dual damascene technology / What is the dual damascene process? / 8-7 CMP process with a mountain of issues / What are the defects of CMP? / Pattern dependence of CMP / Chapter 9 CMOS process flow / 9-1 What is CMOS? / Necessity of CMOS / Basic structure of CMOS / 9-2 Effect of CMOS / What is an inverter? / Working principle of CMOS inverter/ 9-3CMOS structure manufacturing (Part 1) Isolation area between devices/ What is isolation between devices? / From LOCOS to STI/ What is the actual process? / Gap filling deposition technology/ 9-4CMOS structure manufacturing (Part 2) Well formation/ What is a well? / What is the actual process? / 9-5Transistor formation (Part 1) Gate formation/ What is a gate? / Self-aligned process/ What is the actual process? / 9-6Transistor formation (Part 2) Source/Drain/ What is the source and drain? / What is the actual process? / 9-7Electrode formation (tungsten plug formation)/ What is a tungsten plug? / What is the actual process? / The cause of the so-called cyclic type/ 9-8Back-end process/ Why is multi-layer wiring needed? / The actual situation of multi-layer wiring/ Chapter 10 Overview of back-end process technology/ 10-1Wafer test to remove defective products/ What is the significance of eliminating defective products? / What is wafer test? / 10-2 Thinning process to make wafer thinner / What is the significance of thinning? / What is the thinning process? / 10-3 Slicing to cut out chips / How to cut wafers? / Half-cutting and full-cutting / 10-4 Pasting chips / What is chip mounting? / Chip mounting method / 10-5 Wire bonding for electrical connection / Connection to lead frame / Mechanism of wire bonding / 10-6 Injection molding of packaged chips / Flow of injection molding process / Resin injection and curing / 10-7 Product marking and lead forming / What is marking? / What is lead forming? / 10-8 Final inspection process / What is the inspection process of the back-end process? / What is the aging system? / Final inspection / Chapter 11 Trends in the back-end process / 11-1 Wireless bonding without leads when connecting / What is TAB? / What is FCB? / 11-2 BGA without lead frame / What is the significance of no lead frame? / What is ball implantation? / 11-3 SiP Aims to Achieve Multifunctionality/ What is SiP? / SiP from the Perspective of Packaging Technology/ 11-4 Wafer-Level Packaging of Real Chip Size/ What is Wafer-Level Packaging? / Wafer-Level Packaging Process/ What is OSAT? Trends in Back-end Process Fabs/ Chapter 12 Trends in Semiconductor Processes/ 12-1 Roadmap and “Off-Roadmap”/ What is the Semiconductor Technology Roadmap? / What is the History? / The Pause of Blind Miniaturization/ What is “Off-Roadmap”? / 12-2 Semiconductor Process Miniaturization at the Crossroads/ The Miniaturization Limit of Silicon/ Sorting out Various Routes/ What is a Technology Booster? / From Other Perspectives/ 12-3 NGL Necessary for More Moore/ The Limit of Miniaturization/ What is the Photoresist Shape at This Level? / Which Candidate Technology is NGL? / Positioning of Double Patterning/ Strategies to Extend Lifetime/ Other Candidates/ 12-4 EUV Technology Trends/ Huge Differences in EUV Equipment/ What is the Photoresist Process? / What is the future development? / 12-5450mm wafer trend / History of large-diameter wafers / Origin of 450mm wafers / Actual obstacles / Generational change of silicon wafers / 12-6 Diversification of semiconductor wafer fabs / Terminal of wafer fabs / Transition of old production lines to More than Moore / Future issues of wafer fabs / 12-7 Through Silicon Via (TSV) / ​​Necessity of deep trench etching / Actual TSV process / 12-8 3D packaging to counter More Moore / 3D packaging process / 3D packaging from the perspective of scaling rules / What is Chiplet?CMP process / 8-3 CMP equipment returning to wet process / What is CMP equipment like? / CMP equipment compared with other semiconductor process equipment / 8-4 CMP process with many consumables / What kind of consumables are there? / What are the required properties / 8-5 CMP planarization mechanism / Preston\'s formula / Actual CMP mechanism / 8-6 CMP process applied to Cu/Low-k / Background of dual damascene technology / What is the dual damascene process? / 8-7 CMP process with a mountain of issues / What are the defects of CMP? / Pattern dependence of CMP / Chapter 9 CMOS process flow / 9-1 What is CMOS? / Necessity of CMOS / Basic structure of CMOS / 9-2 Effect of CMOS / What is an inverter? / Working principle of CMOS inverter / 9-3 CMOS structure manufacturing (Part 1) Isolation area between devices / What is isolation between devices? / From LOCOS to STI / What is the actual process? / Gap filling deposition technology / 9-4CMOS structure manufacturing (Part 2) Well formation / What is a well? / What is the actual process like? / 9-5Transistor formation (Part 1) Gate formation / What is a gate? / Self-aligned process / What is the actual process like? / 9-6Transistor formation (Part 2) Source/Drain / What is a source and a drain? / What is the actual process like? / 9-7Electrode formation (tungsten plug formation) / What is a tungsten plug? / What is the actual process like? / The cause of the so-called cyclic type / 9-8Back-end process / Why is multi-layer wiring needed? / The actual situation of multi-layer wiring / Chapter 10 Back-end process overview / 10-1Wafer test to remove defective products / What is the significance of eliminating defective products? / What is wafer test? / 10-2Thinning process to thin the wafer / What is the significance of thinning? / What is the thinning process? / 10-3Scribing to cut out chips / How to cut wafers? / Half-cut and full-cut / 10-4 Pasting chips / What is chip mounting? / Chip mounting method / 10-5 Wire bonding for electrical connection / Connection to lead frame / Mechanism of wire bonding / 10-6 Injection molding of packaged chips / Flow of injection molding process / Resin injection and curing / 10-7 Product marking and lead forming / What is marking? / What is lead forming? / 10-8 Final inspection process / What is the inspection process for the back-end process? / What is the aging system? / Final inspection / Chapter 11 Trends in back-end processes / 11-1 Wireless bonding without leads when connecting / What is TAB? / What is FCB? / 11-2 BGA without lead frame / What is the significance of no lead frame? / What is ball implantation? / 11-3 SiP aimed at achieving multi-functions / What is SiP? / SiP from the perspective of packaging technology / 11-4 Wafer-level packaging of real chip size / What is wafer-level packaging? / Wafer-level packaging process / What is OSAT? Trends in back-end fabs / Chapter 12 Trends in semiconductor processes / 12-1 Roadmap and “outside the roadmap” / What is the semiconductor technology roadmap? / What is the history? / The pause of blind miniaturization / What is “outside the roadmap”? / 12-2 Semiconductor process miniaturization at the crossroads / The miniaturization limit of silicon / Sorting out various routes / What is a technology booster? / From other perspectives / 12-3 NGL required for More Moore / The limit of miniaturization / What is the shape of the photoresist at this level? / Which is the candidate technology for NGL? / Positioning of double patterning / Strategies to extend life / Other candidates / 12-4 EUV technology trends / Huge differences in EUV equipment / What is the photoresist process? / What is the future development? / 12-5450mm wafer trend/ History of large-diameter wafers/ Origin of 450mm wafers/ Actual obstacles/ Generational change of silicon wafers/ 12-6 Diversification of semiconductor wafer fabs/ Terminal of wafer fabs/ Transition from old production lines to More than Moore/ Future issues of wafer fabs/ 12-7 Through Silicon Via (TSV)/ Necessity of deep trench etching/ Actual TSV process/ 12-8 3D packaging to counter More Moore/ 3D packaging process/ 3D packaging from the perspective of scaling rules/ What is Chiplet?CMP process / 8-3 CMP equipment returning to wet process / What is CMP equipment like? / CMP equipment compared with other semiconductor process equipment / 8-4 CMP process with many consumables / What kind of consumables are there? / What are the required properties / 8-5 CMP planarization mechanism / Preston\'s formula / Actual CMP mechanism / 8-6 CMP process applied to Cu/Low-k / Background of dual damascene technology / What is the dual damascene process? / 8-7 CMP process with a mountain of issues / What are the defects of CMP? / Pattern dependence of CMP / Chapter 9 CMOS process flow / 9-1 What is CMOS? / Necessity of CMOS / Basic structure of CMOS / 9-2 Effect of CMOS / What is an inverter? / Working principle of CMOS inverter / 9-3 CMOS structure manufacturing (Part 1) Isolation area between devices / What is isolation between devices? / From LOCOS to STI / What is the actual process? / Gap filling deposition technology / 9-4CMOS structure manufacturing (Part 2) Well formation / What is a well? / What is the actual process like? / 9-5Transistor formation (Part 1) Gate formation / What is a gate? / Self-aligned process / What is the actual process like? / 9-6Transistor formation (Part 2) Source/Drain / What is a source and a drain? / What is the actual process like? / 9-7Electrode formation (tungsten plug formation) / What is a tungsten plug? / What is the actual process like? / The cause of the so-called cyclic type / 9-8Back-end process / Why is multi-layer wiring needed? / The actual situation of multi-layer wiring / Chapter 10 Back-end process overview / 10-1Wafer test to remove defective products / What is the significance of eliminating defective products? / What is wafer test? / 10-2Thinning process to thin the wafer / What is the significance of thinning? / What is the thinning process? / 10-3Scribing to cut out chips / How to cut wafers? / Half-cut and full-cut / 10-4 Pasting chips / What is chip mounting? / Chip mounting method / 10-5 Wire bonding for electrical connection / Connection to lead frame / Mechanism of wire bonding / 10-6 Injection molding of packaged chips / Flow of injection molding process / Resin injection and curing / 10-7 Product marking and lead forming / What is marking? / What is lead forming? / 10-8 Final inspection process / What is the inspection process for the back-end process? / What is the aging system? / Final inspection / Chapter 11 Trends in back-end processes / 11-1 Wireless bonding without leads when connecting / What is TAB? / What is FCB? / 11-2 BGA without lead frame / What is the significance of no lead frame? / What is ball implantation? / 11-3 SiP aimed at achieving multi-functions / What is SiP? / SiP from the perspective of packaging technology / 11-4 Wafer-level packaging of real chip size / What is wafer-level packaging? / Wafer-level packaging process / What is OSAT? Trends in back-end fabs / Chapter 12 Trends in semiconductor processes / 12-1 Roadmap and “outside the roadmap” / What is the semiconductor technology roadmap? / What is the history? / The pause of blind miniaturization / What is “outside the roadmap”? / 12-2 Semiconductor process miniaturization at the crossroads / The miniaturization limit of silicon / Sorting out various routes / What is a technology booster? / From other perspectives / 12-3 NGL required for More Moore / The limit of miniaturization / What is the shape of the photoresist at this level? / Which is the candidate technology for NGL? / Positioning of double patterning / Strategies to extend life / Other candidates / 12-4 EUV technology trends / Huge differences in EUV equipment / What is the photoresist process? / What is the future development? / 12-5450mm wafer trend/ History of large-diameter wafers/ Origin of 450mm wafers/ Actual obstacles/ Generational change of silicon wafers/ 12-6 Diversification of semiconductor wafer fabs/ Terminal of wafer fabs/ Transition from old production lines to More than Moore/ Future issues of wafer fabs/ 12-7 Through Silicon Via (TSV)/ Necessity of deep trench etching/ Actual TSV process/ 12-8 3D packaging to counter More Moore/ 3D packaging process/ 3D packaging from the perspective of scaling rules/ What is Chiplet?TAB? / What is FCB? / 11-2 BGA without lead frame / What is the significance of no lead frame? / What is ball planting? / 11-3 SiP aimed at achieving multi-function / What is SiP? / SiP from the perspective of packaging technology / 11-4 Wafer-level packaging of real chip size / What is wafer-level packaging? / Wafer-level packaging process / What is OSAT? Trends in back-end fabs / Chapter 12 Trends in semiconductor technology / 12-1 Roadmap and \"outside the roadmap\" / What is the semiconductor technology roadmap? / What is the history? / Pause of blind miniaturization / What is \"outside the roadmap\"? / 12-2 Semiconductor process miniaturization at the crossroads / The miniaturization limit of silicon / Sorting out various routes / What is a technology booster? / From other perspectives / 12-3 NGL required for More Moore / The limit of miniaturization / What is the shape of the photoresist at this level? / Which is the candidate technology for NGL? / Positioning of double patterning / Strategies to extend life / Other candidates / 12-4 EUV technology trends / Huge differences in EUV equipment / What is the photoresist process? / What is the future development? / 12-5 450mm wafer trend / History of large-diameter wafers / The origin of 450mm wafers / Actual obstacles / Generational change of silicon wafers / 12-6 Diversification of semiconductor wafer fabs / The terminal of wafer fabs / The transition of old production lines to More than Moore / Future issues of wafer fabs / 12-7 Through Silicon Via (TSV) / ​​Necessity of deep trench etching / Actual TSV process / 12-8 Three-dimensional packaging to fight against More Moore / Three-dimensional packaging process / Looking at three-dimensional packaging from the perspective of scaling rules / What is Chiplet?TAB? / What is FCB? / 11-2 BGA without lead frame / What is the significance of no lead frame? / What is ball planting? / 11-3 SiP aimed at achieving multi-function / What is SiP? / SiP from the perspective of packaging technology / 11-4 Wafer-level packaging of real chip size / What is wafer-level packaging? / Wafer-level packaging process / What is OSAT? Trends in back-end fabs / Chapter 12 Trends in semiconductor technology / 12-1 Roadmap and \"outside the roadmap\" / What is the semiconductor technology roadmap? / What is the history? / Pause of blind miniaturization / What is \"outside the roadmap\"? / 12-2 Semiconductor process miniaturization at the crossroads / The miniaturization limit of silicon / Sorting out various routes / What is a technology booster? / From other perspectives / 12-3 NGL required for More Moore / The limit of miniaturization / What is the shape of the photoresist at this level? / Which is the candidate technology for NGL? / Positioning of double patterning / Strategies to extend life / Other candidates / 12-4 EUV technology trends / Huge differences in EUV equipment / What is the photoresist process? / What is the future development? / 12-5 450mm wafer trend / History of large-diameter wafers / The origin of 450mm wafers / Actual obstacles / Generational change of silicon wafers / 12-6 Diversification of semiconductor wafer fabs / The terminal of wafer fabs / The transition of old production lines to More than Moore / Future issues of wafer fabs / 12-7 Through Silicon Via (TSV) / ​​Necessity of deep trench etching / Actual TSV process / 12-8 Three-dimensional packaging to fight against More Moore / Three-dimensional packaging process / Looking at three-dimensional packaging from the perspective of scaling rules / What is Chiplet?