256MB, 512MB, 1GB Registered DIMM
DDR SDRAM
DDR SDRAM Registered Module
184pin Registered Module based on 256Mb E-die (x4, x8)
with 1,700 / 1,200mil Height & 72-bit ECC
Revision 1.4
January, 2004
Revision 1.4 February, 2004
256MB, 512MB, 1GB Registered DIMM
Revision History
Revision 1.0 (April, 2003)
- First release
Revision 1.1 (July, 2003)
- Delete speed B3
Revision 1.2 (August, 2003)
- Corrected typo.
Revision 1.3 (January, 2004)
- Corrected typo in functional block diagram of 1GB DIMM
Revision 1.4 (February, 2004)
- Corrected functional block diagram of 1GB DIMM
DDR SDRAM
Revision 1.4 February, 2004
256MB, 512MB, 1GB Registered DIMM
184Pin Registered DIMM based on 256Mb E-die (x4, x8)
Ordering Information
Part Number
M383L3223ETS-CAA/A2/B0/A0
M383L6423ETS-CAA/A2/B0/A0
M383L6420ETS-CAA/A2/B0/A0
M383L2828ET1-CAA/A2/B0/A0
M312L3223ETS-CAA/A2/B0/A0
M312L6423ETS-CAA/A2/B0/A0
M312L6420ETS-CAA/A2/B0/A0
M312L2828ET0-CAA/A2/B0/A0
Density
256MB
512MB
512MB
1GB
256MB
512MB
512MB
1GB
Organization
32M x 72
64M x 72
64M x 72
128M x 72
32M x 72
64M x 72
64M x 72
128M x 72
DDR SDRAM
Component Composition
32Mx8( K4H560838E) * 9EA
32Mx8( K4H560838E) * 18EA
64Mx4( K4H560438E) * 18EA
st.128Mx4( K4H510638E) * 18EA
32Mx8( K4H560838E) * 9EA
32Mx8( K4H560838E) * 18EA
64Mx4( K4H560438E) * 18EA
st.128Mx4( K4H510638E) * 18EA
Height
1,700mil
1,700mil
1,700mil
1,700mil
1,200mil
1,200mil
1,200mil
1,200mil
Operating Frequencies
AA(DDR266@CL=2)
Speed @CL2
Speed @CL2.5
CL-tRCD-tRP
133MHz
133MHz
2-2-2
A2(DDR266@CL=2)
133MHz
133MHz
2-3-3
B0(DDR266@CL=2.5)
100MHz
133MHz
2.5-3-3
A0(DDR200@CL=2)
100MHz
-
2-2-2
Feature
• Power supply : Vdd: 2.5V
±
0.2V, Vddq: 2.5V
±
0.2V
•
Double-data-rate architecture; two data transfers per clock cycle
• Bidirectional data strobe(DQS)
• Differential clock inputs(CK and CK)
• DLL aligns DQ and DQS transition with CK transition
• Programmable Read latency 2, 2.5 (clock)
• Programmable Burst length (2, 4, 8)
• Programmable Burst type (sequential & interleave)
• Edge aligned data output, center aligned data input
• Auto & Self refresh, 7.8us refresh interval(8K/64ms refresh)
• Serial presence detect with EEPROM
• 1,700mil / 1,200mil height & double sided
SAMSUNG ELECTRONICS CO., Ltd. reserves the right to change products and specifications without notice.
Revision 1.4 February, 2004
256MB, 512MB, 1GB Registered DIMM
Pin Configuration (Front side/back side)
Pin
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
Front
VREF
DQ0
VSS
DQ1
DQS0
DQ2
VDD
DQ3
NC
/RESET
VSS
DQ8
DQ9
DQS1
VDDQ
*CK1
*/CK1
VSS
DQ10
DQ11
CKE0
VDDQ
DQ16
DQ17
DQS2
VSS
A9
DQ18
A7
VDDQ
DQ19
Pin
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
Front
A5
DQ24
VSS
DQ25
DQS3
A4
VDD
DQ26
DQ27
A2
VSS
A1
CB0
CB1
VDD
DQS8
A0
CB2
VSS
CB3
BA1
Pin
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
Front
VDDQ
/WE
DQ41
/CAS
VSS
DQS5
DQ42
DQ43
VDD
*/CS2
DQ48
DQ49
VSS
*CK2
*/CK2
VDDQ
DQS6
DQ50
DQ51
VSS
VDDID
DQ56
DQ57
VDD
DQS7
DQ58
DQ59
VSS
NC
SDA
SCL
Pin
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
Back
VSS
DQ4
DQ5
VDDQ
DM0/DQS9
DQ6
DQ7
VSS
NC
NC
NC
VDDQ
DQ12
DQ13
DM1/DQS10
VDD
DQ14
DQ15
CKE1
VDDQ
*BA2
DQ20
A12
VSS
DQ21
A11
DM2/DQS11
VDD
DQ22
A8
DQ23
Pin
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
Back
VSS
A6
DQ28
DQ29
VDDQ
DM3/DQS12
A3
DQ30
VSS
DQ31
CB4
CB5
VDDQ
CK0
/CK0
VSS
DM8/DQS17
A10
CB6
VDDQ
CB7
DDR SDRAM
Pin
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
Back
/RAS
DQ45
VDDQ
/CS0
/CS1
DM5/DQS14
VSS
DQ46
DQ47
*/CS3
VDDQ
DQ52
DQ53
*A13
VDD
DM6/DQS15
DQ54
DQ55
VDDQ
NC
DQ60
DQ61
VSS
DM7/DQS16
DQ62
DQ63
VDDQ
SA0
SA1
SA2
VDDSPD
KEY
DQ32
VDDQ
DQ33
DQS4
DQ34
VSS
BA0
DQ35
DQ40
KEY
VSS
DQ36
DQ37
VDD
DM4/DQS13
DQ38
DQ39
VSS
DQ44
Note :
1. * : These pins are not used in this module.
2. Pins 111, 158 are NC for 1row module[M383(12)L3223ETS, M383(12)L6420ETS] & used for 2row module [M383(12)L6423ETS,
M383(12)L2828ET1(0) ]
3. Pins 97, 107, 119, 129, 140, 149, 159, 169, 177 : DM (x8 base module) or DQS (x4 base module).
Pin Description
Pin Name
A0 ~ A12
BA0 ~ BA1
DQ0 ~ DQ63
DQS0 ~ DQS17
CK0,CK0 ~ CK2, CK2
CKE0, CKE1(for double banks)
CS0, CS1(for double banks)
RAS
CAS
WE
CB0 ~ CB7
Function
Address input (Multiplexed)
Bank Select Address
Data input/output
Data Strobe input/output
Clock input
Clock enable input
Chip select input
Row address strobe
Column address strobe
Write enable
Check bit(Data-in/data-out)
Pin Name
DM0 ~ DM8
VDD
VDDQ
VSS
VREF
VDDSPD
SDA
SCL
SA0 ~ 2
NC
Data - in mask
Power supply (2.5V)
Power Supply for DQS(2.5V)
Ground
Power supply for reference
Serial EEPROM Power/Supply ( 2.3V to 3.6V )
Serial data I/O
Serial clock
Address in EEPROM
No connection
Function
Revision 1.4 February, 2004
256MB, 512MB, 1GB Registered DIMM
DDR SDRAM
256MB, 32M x 72 ECC Module (M383(12)L3223ETS)
(Populated as 1 bank of x8 DDR SDRAM Module)
Functional Block Diagram
RCS0
DQS0
DM0
DM/
CS
DQS
DQS4
DM4
DM/
CS
DQS
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQS1
DM1
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
D0
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQS5
DM5
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
D4
DM/
CS
DQS
DM/
CS
DQS
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQS2
DM2
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
D1
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQS6
DM6
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
D5
DM/
CS
DQS
DM/
CS
DQS
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQS3
DM3
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
D2
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQS7
DM7
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
D6
DM/
CS
DQS
DM/
CS
DQS
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DQS8
DM8
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
D3
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
Serial PD
D7
SCL
WP
A0
SA0
A1
SA1
A2
SA2
SDA
DM/
CS
DQS
V
DDSPD
V
DD
/V
DDQ
SPD
D0 - D8
D0 - D8
CB0
CB1
CB2
CB3
CB4
CB5
CB6
CB7
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
D8
VREF
V
SS
D0 - D8
D0 - D8
PLL*
CK0,CK0
* Wire per Clock Loading table/wiring Diagrams
CS0
BA0-BA1
A0-A12
RAS
CAS
CKE0
WE
PCK
PCK
R
E
G
I
S
T
E
R
RCS0
RBA0 - RBA1
RA0 - RA12
RRAS
RCAS
RCKE0
RWE
RESET
BA0 -BA1 : SDRAMs DQ0 - D8
A0 -A12 : SDRAMs D0 - D8
RAS : SDRAMs D0 - D8
CAS : SDRAMs D0 - D8
CKE : SDRAMs D0 - D8
WE: SDRAMs D0 - D8
Notes:
1. DQ-to-I/O wiring is shown as recom-
mended but may be changed.
2. DQ/DQS/DM/CKE/CS relationships
must be maintained as shown.
3. DQ, DQS, DM/DQS resistors: 22 Ohms.
Revision 1.4 February, 2004