Convolutional Coding and Viterbi Decoding Based on FPGA

In digital communication, the use of error control technology (error correction code) is an effective means to improve the reliability of signal transmission, and it plays an increasingly important role. There are two main types of error correction codes: block code and convolutional code. When the code rate and encoder complexity are the same, the performance of convolutional code is better than that of block code. The decoding methods of convolutional code mainly include algebraic decoding and probabilistic decoding. Algebraic decoding is based on the algebraic structure of the code; while probabilistic decoding is not only based on the algebraic structure of the code, but also utilizes the statistical characteristics of the channel, which can give full play to the characteristics of convolutional code and make the probability of decoding error very small. The design of convolutional code decoder starts with high-performance complex decoder. For the initial sequence decoding of probabilistic decoding, as the decoding constraint length increases, its decoding error probability can be very small. Later, it slowly evolved to a low-performance simple decoder. For the constraint length that is not too long, the Viterbi algorithm is very practical. The Viterbi algorithm is a maximum likelihood decoding method. When the coding constraint is not too large (less than or equal to 10) or the bit error rate requirement is not too high (about 10-5), the Viterbi decoding algorithm is very efficient, fast, and the decoder is relatively simple. At present, convolutional codes have been widely used in digital transmission systems, especially in satellite communications, mobile communications and other fields. This paper studies the design principles of convolutional code encoding and Viterbi decoding and their FPGA implementation schemes. At the same time, interleaving and deinterleaving techniques are applied to the encoding and decoding process. First, the basic knowledge of convolutional codes and the basic principles of Viterbi decoding algorithms are briefly introduced, and hard decision decoding and soft decision decoding methods are compared. Secondly, interleaving and deinterleaving techniques and their applications in error correction codes are discussed. Then, FPGA hardware resources and software development environment Quartus Ⅱ are introduced, including the design methods and design rules of digital systems. In addition, the various modules of FPGA-based Viterbi decoders and the corresponding algorithm implementation and optimization are studied. Finally, the hard decision decoding and soft decision decoding as well as the presence or absence of interleaving were simulated on the Quartus II platform, and the performance of the Viterbi decoder was analyzed based on the simulation results. The analysis results show that the system bit error rate meets the design requirements, thus verifying the reliability of the decoder design. The designed FPGA-based parallel Viterbi decoder is suitable for high-speed data transmission occasions.