AN4192
Application note
Power MOSFETs:
best choice guide for VRM applications
By Filadelfo Fusillo, Filippo Scrimizzi
Introduction
In the latest generation of CPUs for modern desktop and notebook platforms, the VRMs
(voltage regulator modules) must have some specific features in order to reach high
performance in terms of power management. This target can be reached by analyzing all
the design parameters and their optimization, with a particular focus on the MOSFET
electrical characteristics and configuration.
The power stage must deliver very low core voltage (typically 1.2 V - 1.3 V) to the CPU at
high current levels (up to 160 A), with ever-increasing switching frequencies (up to 500 - 700
kHz). In order to match these requirements, the basic topology used in the VRMs is the
“multiphase synchronous buck converter”, which typically steps down to 12 V input voltage,
providing the desired core voltage.
November 2012
Doc ID 023820 Rev 1
1/47
www.st.com
Contents
AN4192
Contents
1
2
Synchronous buck converter: a brief introduction . . . . . . . . . . . . . . . . 6
High-side MOSFET selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
2.0.1
2.0.2
Q
G,SW
and f
SW
impact on the efficiency . . . . . . . . . . . . . . . . . . . . . . . . 10
Q
G,SW
impact on the HS switching behavior . . . . . . . . . . . . . . . . . . . . . 12
2.1
2.2
R
DS(on)
and conduction losses minimization . . . . . . . . . . . . . . . . . . . . . . 14
Gate drive network optimization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
3
Low-side FET selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
3.1
3.2
3.3
3.4
3.5
3.6
RDS(on) and conduction losses minimization . . . . . . . . . . . . . . . . . . . . . 20
C
GD
(Miller capacitance) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
LS body-drain diode Q
rr
(reverse recovery charge) . . . . . . . . . . . . . . . . . 24
R
G
and LS gate-source bouncing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
RC snubber network settings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
Phase node spike - V
CORE
relationship . . . . . . . . . . . . . . . . . . . . . . . . . . 42
4
5
6
Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Bibliography . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
2/47
Doc ID 023820 Rev 1
List of figures
AN4192
List of figures
Figure 1.
Figure 2.
Figure 3.
Figure 4.
Figure 5.
Figure 6.
Figure 7.
Figure 8.
Figure 9.
Figure 10.
Figure 11.
Figure 12.
Figure 13.
Figure 14.
Figure 15.
Figure 16.
Figure 17.
Figure 18.
Figure 19.
Figure 20.
Figure 21.
Figure 22.
Figure 23.
Figure 24.
Figure 25.
Figure 26.
Figure 27.
Figure 28.
Figure 29.
Figure 30.
Figure 31.
Figure 32.
Figure 33.
Figure 34.
Figure 35.
Figure 36.
Figure 37.
Figure 38.
Figure 39.
Figure 40.
Figure 41.
Figure 42.
Figure 43.
Figure 44.
Figure 45.
Figure 46.
Figure 47.
Figure 48.
Synchronous buck converter simplified schematic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
HS/LS gate-source voltages . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Multiphase synchronous buck converter schematic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
Gate charge waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
2-phase synchronous buck converter schematic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
Efficiency comparison @ 440 kHz . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
Efficiency @ 300 kHz . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
MOSFET equivalent circuit during Miller plateau . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
MOS1 (C
GD
= 76 pF) - HS turn-off waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
MOS1 (C
GD
= 150 pF) - HS turn-off waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Single-phase synchronous buck converter schematic . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
Efficiency comparison @ V
out
= 1.25 V . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
HS turn-off . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
HS turn-on (phase node spike) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Typical phase node waveform (without RC snubber network) . . . . . . . . . . . . . . . . . . . . . . 15
Asymmetric HS gate drive circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
3-phase synchronous buck converter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Phase node waveform - standard configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Phase node waveform - HS asymmetric gate drive configuration . . . . . . . . . . . . . . . . . . . 17
Efficiency comparison @ V
out
= 1.26 V . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Efficiency vs. I
out
@ V
out
= 1.25 V . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Buck converter schematic. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Impact of the stray inductances on the phase node ringing . . . . . . . . . . . . . . . . . . . . . . . . 21
Low-C
RSS
LS FET phase node waveform @ 80 A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
High-C
RSS
LS FET phase node waveform @ 80 A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Single-phase synchronous buck converter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Reverse recovery charge waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Body-drain diode reverse recovery current. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Single-phase synchronous buck converter schematic . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Standard LS waveforms @ 20 A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
LS with monolithic Schottky diode waveforms @ 20 A . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
2-phase synchronous buck converter schematic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Monolithic Schottky impact on the efficiency @ 610 kHz . . . . . . . . . . . . . . . . . . . . . . . . . . 28
LS FET during HS turn-on . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
Low ext. RG (2
Ω)
LS FET waveforms during HS turn-on . . . . . . . . . . . . . . . . . . . . . . . . . 30
High ext. RG (4.7
Ω)
LS FET waveforms during HS turn-on. . . . . . . . . . . . . . . . . . . . . . . . 30
Low R
G,LS(INT)
(1.5
Ω)
LS FET waveforms @ full load . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
High R
G,LS(INT)
(3
Ω)
LS FET waveforms @ full load . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
2-phase synchronous buck converter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Low R
G,LS(INT)
(1.3
Ω)
waveforms @ full load . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
High R
G,LS(INT)
waveforms @ full load . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Simplified LS FET circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
Single-phase synchronous buck converter schematic . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
1 x LS vs. 2 x LS (LS G-S ringing improvement) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
LS gate-source bouncing reduction for bigger die size LS FETs . . . . . . . . . . . . . . . . . . . . 35
LS FET with RC snubber network . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Phase node waveform and f
RING
evaluation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
Original configuration waveforms @ 20 A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
4/47
Doc ID 023820 Rev 1
DigiKey Technology Zone
京公网安备 11010802033920号
EEWORLD
