DATA SHEET
MOS INTEGRATED CIRCUIT
MC-458DA726
8 M-WORD BY 72-BIT SYNCHRONOUS DYNAMIC RAM MODULE
REGISTERED TYPE
Description
The MC-458DA726 is a 8,388,608 words by 72 bits synchronous dynamic RAM module on which 9 pieces of 64M
SDRAM:
µ
PD4564841 are assembled.
This module provides high density and large quantities of memory in a small space without utilizing the surface-
mounting technology on the printed circuit board.
Decoupling capacitors are mounted on power supply line for noise reduction.
Features
•
8,388,608 words by 72 bits organization (ECC type)
•
Clock frequency and access time from CLK
Part number
/CAS latency
Clock frequency
(MAX.)
MC-458DA726F-A80
CL = 3
CL = 2
MC-458DA726F-A10
CL = 3
CL = 2
125 MHz
100 MHz
100 MHz
77 MHz
125 MHz
100 MHz
100 MHz
77 MHz
Access time from CLK
(MAX.)
6 ns
6 ns
6 ns
7 ns
6 ns
6 ns
6 ns
7 ns
5
5
MC-458DA726LF-A80
CL = 3
CL = 2
MC-458DA726LF-A10
CL = 3
CL = 2
•
Fully Synchronous Dynamic RAM, with all signals referenced to a positive clock edge
•
Pulsed interface
•
Possible to assert random column address in every cycle
•
Quad internal banks controlled by BA0 and BA1 (Bank Select)
•
Programmable burst-length (1, 2, 4, 8 and Full Page)
•
Programmable wrap sequence (Sequential / Interleave)
•
Programmable /CAS latency (2, 3)
•
Automatic precharge and controlled precharge
•
CBR (Auto) refresh and self refresh
•
All DQs have 10
Ω ±10
% of series resistor
•
Single 3.3 V
±0.3
V power supply
•
LVTTL compatible
•
4,096 refresh cycles/64 ms
•
Burst termination by Burst Stop command and Precharge command
•
168-pin dual in-line memory module (Pin pitch = 1.27 mm)
•
Registered type
•
Serial PD
5
•
PC100 registered DIMM Rev. 1.0 compliant
The information in this document is subject to change without notice. Before using this document, please
confirm that this is the latest version.
Not all devices/types available in every country. Please check with local NEC representative for
availability and additional information.
Document No. M13202EJ3V0DS00 (3rd edition)
Date Published March 1999 NS CP(K)
Printed in Japan
The mark
5
shows major revised points.
©
1998
MC-458DA726
Ordering Information
Part number
Clock frequency
MHz (MAX.)
MC-458DA726F-A80
MC-458DA726F-A10
125 MHz
100 MHz
125 MHz
100 MHz
168-pin Dual In-line Memory Module 9 pieces of
µ
PD4564841G5 (Rev. E)
(Socket Type)
Edge connector: Gold plated
38.1 mm (1.5 inch) height
(400 mil TSOP (II))
9 pieces of
µ
PD4564841G5 (Rev. L)
(400 mil TSOP (II))
Package
Mounted devices
5
5
MC-458DA726LF-A80
MC-458DA726LF-A10
2
Data Sheet M13202EJ3V0DS00
MC-458DA726
Pin Configuration
168-pin Dual In-line Memory Module Socket Type (Edge connector : Gold plated)
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
V
SS
DQ32
DQ33
DQ34
DQ35
Vcc
DQ36
DQ37
DQ38
DQ39
DQ40
V
SS
DQ41
DQ42
DQ43
DQ44
DQ45
Vcc
DQ46
DQ47
CB4
CB5
V
SS
NC
NC
Vcc
/CAS
DQMB4
DQMB5
NC
/RAS
V
SS
A1
A3
A5
A7
A9
BA0 (A13)
A11
Vcc
CLK1
NC
V
SS
CKE0
NC
DQMB6
DQMB7
NC
Vcc
NC
NC
CB6
CB7
V
SS
DQ48
DQ49
DQ50
DQ51
Vcc
DQ52
NC
NC
REGE
V
SS
DQ53
DQ54
DQ55
V
SS
DQ56
DQ57
DQ58
DQ59
Vcc
DQ60
DQ61
DQ62
DQ63
V
SS
CLK3
NC
SA0
SA1
SA2
Vcc
V
SS
DQ0
DQ1
DQ2
DQ3
Vcc
DQ4
DQ5
DQ6
DQ7
DQ8
V
SS
DQ9
DQ10
DQ11
DQ12
DQ13
Vcc
DQ14
DQ15
CB0
CB1
V
SS
NC
NC
Vcc
/WE
DQMB0
DQMB1
/CS0
NC
V
SS
A0
A2
A4
A6
A8
A10
BA1(A12)
Vcc
Vcc
CLK0
V
SS
NC
/CS2
DQMB2
DQMB3
NC
Vcc
NC
NC
CB2
CB3
V
SS
DQ16
DQ17
DQ18
DQ19
Vcc
DQ20
NC
NC
NC
V
SS
DQ21
DQ22
DQ23
V
SS
DQ24
DQ25
DQ26
DQ27
Vcc
DQ28
DQ29
DQ30
DQ31
V
SS
CLK2
NC
WP
SDA
SCL
Vcc
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
/xxx indicates active low signal.
A0 - A11
: Address Inputs
[Row: A0 - A11, Column: A0 - A8]
BA0(A13), BA1(A12) : SDRAM Bank Select
DQ0 - DQ63,
CB0 - CB7
CLK0 - CLK3
CKE0
WP
/CS0, /CS2
/RAS
/CAS
/WE
SA0 - SA2
SDA
SCL
V
CC
V
SS
REGE
NC
: Data Inputs/Outputs
: Clock Input
: Clock Enable Input
: Write Protect
Note
: Chip Select Input
: Row Address Strobe
: Column Address Strobe
: Write Enable
: Address Input for EEPROM
: Serial Data I/O for PD
: Clock Input for PD
: Power Supply
: Ground
: Register / Buffer Enable
: No Connection
DQMB0 - DQMB7 : DQ Mask Enable
Note
WP is not used yet. It is connected to ground.
Data Sheet M13202EJ3V0DS00
3
MC-458DA726
Block Diagram
/RCS0
RDQMB0
RDQMB4
30 pF
10
Ω
DQ 0
DQ 1
DQ 2
DQ 3
DQ 4
DQ 5
DQ 6
DQ 7
DQ 0
DQM
DQ 1
DQ 2
DQ 3
D0
DQ 4
DQ 5
DQ 6
DQ 7
/CS
30 pF
DQ 32
DQ 33
DQ 34
DQ 35
DQ 36
DQ 37
DQ 38
DQ 39
RDQMB5
10
Ω
DQ 0
DQM
DQ 1
DQ 2
DQ 3
D5
DQ 4
DQ 5
DQ 6
DQ 7
/CS
RDQMB1
15 pF
DQ 8
DQ 9
DQ 10
DQ 11
DQ 12
DQ 13
DQ 14
DQ 15
10
Ω
30 pF
DQ 0
DQM
DQ 1
DQ 2
DQ 3
DQ 4
DQ 5
DQ 6
DQ 7
/CS
10
Ω
DQ 40
DQ 41
DQ 42
DQ 43
DQ 44
DQ 45
DQ 46
DQ 47
/CS
DQ 0
DQM
DQ 1
DQ 2
DQ 3
D6
DQ 4
DQ 5
DQ 6
DQ 7
D1
15 pF
CB 0
CB 1
CB 2
CB 3
CB 4
CB 5
CB 6
CB 7
/RCS2
RDQMB2
10
Ω
DQ 2
DQM
DQ 0
DQ 7
DQ 5
D2
DQ 3
DQ 1
DQ 6
DQ 4
/CS
20
Ω
CLK0
RDQMB6
CLK : D0,D1,D5
10 pF
30 pF
10
Ω
DQ 48
DQ 49
DQ 50
DQ 51
DQ 52
DQ 53
DQ 54
DQ 55
PLL
CLK : D2,D3,D6
CLK : D4,D7,D8
30 pF
DQ 16
DQ 17
DQ 18
DQ 19
DQ 20
DQ 21
DQ 22
DQ 23
RDQMB3
10
Ω
DQ 0
DQM
DQ 1
DQ 2
DQ 3
DQ 4
DQ 5
DQ 6
DQ 7
/CS
DQ 0
DQM
DQ 1
DQ 2
DQ 3
DQ 4
DQ 5
DQ 6
DQ 7
/CS
CLK1
CLK2
CLK3
D7
10
Ω
30 pF
CLK : Register 1,
Register 2
D3
SERIAL PD
SCL
SDA
A0
A1
A2
WP
RDQMB7
30 pF
DQ 24
DQ 25
DQ 26
DQ 27
DQ 28
DQ 29
DQ 30
DQ 31
10
Ω
30 pF
DQ 0
DQM
DQ 1
DQ 2
DQ 3
D4
DQ 4
DQ 5
DQ 6
DQ 7
/CS
10
Ω
DQ 56
DQ 57
DQ 58
DQ 59
DQ 60
DQ 61
DQ 62
DQ 63
DQ 0
DQM
DQ 1
DQ 2
DQ 3
D8
DQ 4
DQ 5
DQ 6
DQ 7
/CS
47 kΩ
SA0 SA1 SA2
V
CC
C
GND
D0 - D8,
Register1, Register2, PLL
D0 - D8,
Register1, Register2, PLL
A0 - A7
/RAS
/CAS
/WE
DQMB0, 1, 4, 5
/CS0
REGE
/LE
Register1
RA0 - RA7
/RRAS
/RCAS
/RWE
RDQMB0, 1, 4, 5
/RCS0
A0 - A7 : D0 - D8
/RAS : D0 - D8
/CAS : D0 - D8
/WE : D0 - D8
A8 - A11, BA0, BA1
CKE0
DQMB2, 3, 6, 7
/CS2
Register2
RA10, RA11,
RBA0, RBA1
RCKE0
RDQMB2, 3, 6, 7
/RCS2
A10, A11,
BA0, BA1 : D0 - D8
CKE : D0 - D8
15 pF
15 pF
/LE
V
CC
10 kΩ
Remarks 1.
The series register values of DQs are 10
Ω.
2.
WP is not used yet. It is connected to ground.
3.
D0 - D8:
µ
PD4564841 (2M words
×
8 bits
×
4 banks)
4.
REGE
≤
V
IL
: Buffer mode
REGE
≥
V
IH
: Register mode
5.
Register: SN74ALVC162334DGG
PLL: CDC2509APW
4
Data Sheet M13202EJ3V0DS00
MC-458DA726
Electrical Specifications
•
All voltages are referenced to V
SS
(GND).
•
After power up, wait more than 1 ms and then, execute power on sequence and CBR (Auto) refresh before proper
device operation is achieved.
Absolute Maximum Ratings
Parameter
Voltage on power supply pin relative to GND
Voltage on input pin relative to GND
Short circuit output current
Power dissipation
Operating ambient temperature
Storage temperature
Symbol
V
CC
V
T
I
O
P
D
T
A
T
stg
Condition
Rating
–0.5 to +4.6
–0.5 to +4.6
50
11
0 to +70
–55 to +125
Unit
V
V
mA
W
°C
°C
Caution
Exposing the device to stress above those listed in Absolute Maximum Ratings could cause
permanent damage. The device is not meant to be operated under conditions outside the limits
described in the operational section of this specification. Exposure to Absolute Maximum Rating
conditions for extended periods may affect device reliability.
Recommended Operating Conditions
Parameter
Supply voltage
High level input voltage
Low level input voltage
Operating ambient temperature
Symbol
V
CC
V
IH
V
IL
T
A
Condition
MIN.
3.0
2.0
–0.3
0
TYP.
3.3
MAX.
3.6
V
CC
+ 0.3
+ 0.8
70
Unit
V
V
V
°C
Capacitance (T
A
= 25
°
C, f = 1 MHz)
Parameter
Input capacitance
Symbol
C
I1
C
I2
C
I3
C
I4
C
I5
Data input/output capacitance
C
I/O
Test condition
A0 - A11, BA0(A13), BA1(A12),
/RAS, /CAS, /WE
CLK0 - CLK3
CKE0
/CS0, /CS2
DQMB0 -DQMB7
DQ0 - DQ63, CB0 - CB7
MIN.
4
15
4
4
4
6
TYP.
MAX.
10
35
10
10
10
13
pF
Unit
pF
Data Sheet M13202EJ3V0DS00
5
京公网安备 11010802033920号
EEWORLD
