R
ST72371/ST72372
8-BIT MCUs WITH 16K ROM/OTP/EPROM,
2
512 BYTES RAM, ADC, DAC (PWM), TIMER, I C AND SCI
PRODUCT PREVIEW
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
s
User Program Memory (ROM/OTP/EPROM):
16K bytes
Data RAM: 512 bytes, including 256 bytes of
stack
Master Reset and Power-On Reset
Run, Wait, Slow, Halt and RAM Retention
modes
23 to 32 I/O lines:
– 4 to 5 programmable interrupt inputs
– 6 to 8 high sink outputs
– 4 to 8 analog alternate inputs
– 10 to 14 alternate functions
– EMI filtering
Programmable watchdog (WDG)
16-bit Timer, featuring:
– 2 Input Captures
– 2 Output Compares (with 1 output pin)
– PWM and Pulse Generator modes
8-bit Analog-to-Digital converter (4 to 8
channels)
Four 10-bit and one 12-bit Digital to Analog
Converter Channels with PWM output
Fast I
2
C Multimaster Interface
Serial
Communications
Interface
(SCI)
(ST72371N only)
8-bit Data Manipulation
63 Basic Instructions
17 main Addressing Modes
8 x 8 Unsigned Multiply Instruction
True Bit Manipulation
Complete Development Support on PC/DOS-
WINDOWS
TM
Real-Time Emulator
TM
Full Software Package on DOS/WINDOWS
(C-Compiler, Cross-Assembler, Debugger)
PSDIP42
CSDIP42W
PSDIP56
CSDIP56
TQFP64
Device Summary
Features
ST72372J4 ST72371N4
Program Memory - bytes
16K
RAM (stack) - bytes
512 (256)
10-Bit D/A Converter
4 channels
12-Bit D/A Converter
1 channel
A/D Converter
4 channels
8 channels
16-Bit Timer
1
2
1 multimaster
I C Bus
SCI
No
Yes
I/Os
30
39
Operating Supply
4.0 to 5.5 V
CPU Frequency
8 MHz max (24 MHz quartz)
Temperature Range
0°C to + 70°C
SDIP56-
Package
SDIP42
TQFP64
Rev. 1.1
March 1998
This is preliminary information on a new product in development orundergoing evaluation. Detailsare subject to change without notice.
1/94
1
Table of Contents
1 GENERAL DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4
1.1 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4
1.2 PIN DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5
1.3 MEMORY MAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9
2 CENTRAL PROCESSING UNIT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12
2.1 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12
2.2 MAIN FEATURES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12
2.3 CPU REGISTERS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12
3 CLOCKS, RESET, INTERRUPTS & POWER SAVING MODES . . . . . . . . . . . . . . . . . . . . . . . . 15
3.1 CLOCK SYSTEM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .15
3.1.1 General Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .15
3.1.2 External Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .15
3.2 RESET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .16
3.2.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .16
3.2.2 External Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .16
3.2.3 Reset Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .16
3.2.4 Power-on Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .16
3.3 INTERRUPTS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18
3.4 POWER SAVING MODES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .21
3.4.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .21
3.4.2 Slow Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .21
3.4.3 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .21
3.4.4 Halt Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .22
3.4.5 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .23
4 ON-CHIP PERIPHERALS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24
4.1 I/O PORTS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24
4.1.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24
4.1.2 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
4.1.3 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .28
4.2 WATCHDOG TIMER (WDG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
4.2.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .30
4.2.2 Main Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .30
4.2.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
4.2.4 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .31
4.3 16-BIT TIMER (TIM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .32
4.3.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .32
4.3.2 Main Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .32
4.3.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
4.3.4 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .42
4.4 I C BUS INTERFACE (I2C) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .47
4.4.1
4.4.2
4.4.3
4.4.4
4.4.5
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .47
Main Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .47
General Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .47
Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
94
. . . 49
.
Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .52
2/94
2
Table of Contents
4.5 SERIAL COMMUNICATIONS INTERFACE (SCI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
4.5.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .57
4.5.2 Main Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .57
4.5.3 General Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .57
4.5.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
4.5.5 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .63
4.6 PWM/BRM GENERATOR (DAC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
4.6.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .67
4.6.2 Main Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .67
4.6.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
4.6.4 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .72
4.7 8-BIT A/D CONVERTER (ADC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
4.7.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .74
4.7.2 Main Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .74
4.7.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
4.7.4 Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .76
5 INSTRUCTION SET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .77
5.1 ST7 ADDRESSING MODES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
5.1.1 Inherent . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .78
5.1.2 Immediate . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .78
5.1.3 Direct . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .78
5.1.4 Indexed (No Offset, Short, Long) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
5.1.5 Indirect (Short, Long) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
5.1.6 Indirect Indexed (Short, Long) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
5.1.7 Relative mode (Direct, Indirect) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
5.2 INSTRUCTION GROUPS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
6 ELECTRICAL CHARACTERISTICS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
6.1 ABSOLUTE MAXIMUM RATINGS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
6.2 RECOMMENDED OPERATING CONDITIONS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
6.3 DC ELECTRICAL CHARACTERISTICS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
6.4 A/D CONVERTER CHARACTERISTICS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
7 GENERAL INFORMATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .88
7.1 EPROM ERASURE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .88
7.2 PACKAGE MECHANICAL DATA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
7.3 ORDERING INFORMATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
7.3.1TRANSFER OF CUSTOMER CODE. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
3/94
3
ST72371/ST72372
1 GENERAL DESCRIPTION
1.1 INTRODUCTION
The ST72371/ST72372 HCMOS Microcontroller
Units are members of the ST7 family. These devic-
es are based on an industry standard 8-bit core
and feature an enhanced instruction set. The proc-
essor runs with an external clock up to 24 MHz
with a 5.5V supply. Under software control the
ST72371/ST72372 can be placed in WAIT, SLOW
or HALT modes thus reducing power consump-
tion. The enhanced instruction set and addressing
modes afford real programming potential.
In addition to standard 8-bit data management the
ST7 features true bit manipulation, 8x8 unsigned
multiplication and indirect addressing modes on
the whole memory.
The devices include an on-chip oscillator, CPU,
16K bytes program memory, 512 bytes RAM, 23 to
32 I/O lines, a Timer with 2 Input Captures and 2
Output Compares (with 1 output pin), a 4 to 8
2
channel A/D Converter, an I C multi Master, an
SCI
(1)
Serial Communications Interface, a Watch-
dog Reset, four 10-bit and one 12-bit D/A Convert-
er channels with PWM output.
Figure 1. ST72371/ST72372 Block Diagram
RAM
(512 Bytes)
PORT A
PA0-PA7
(8 bits for ST72371N)
(6 bits for ST72372J)
PB0-PB7
(8 bits for ST72371N)
(4 bits for ST72372J)
PORT B
PROGRAM
MEMORY
(16K Bytes)
ADC
PORT C
ADDRESS AND DATA BUS
RESET
CONTROL
8-BIT CORE
ALU
I2C
SCI
(1)
PC0-PC7
(8 bits for ST72371N)
(6 bits for ST72372J)
WATCHDOG
TIMER
ICAP1
ICAP2
OSCIN
OSCOUT
V
DD
V
SS
Mode
OSC :3 Selection
Internal
CLOCK
PORT D
PD0-PD7
(8 bits for ST72371N)
(7 bits for ST72372J)
POWER SUPPLY
PWM (DAC)
DA0-DA4
VR02120E
(1)
ST72371N
only
4/94
4
ST72371/ST72372
1.2 PIN DESCRIPTION
Figure 2. ST72371N 64-Pin QFP Pinout
Figure 4. ST72371N 56-Pin SDIP Pinout
DA0
DA1
DA2
DA3
DA4
NU
NU
NU
NU
V
SSA
V
DDA
AIN7/PB 7
AIN6/PB 6
AIN5/PB 5
AIN4/PB 4
AIN3/PB3
AIN2/PB 2
AIN1/PB 1
AIN0/PB 0
ICAP1
PD7
PD6
PD5
PD4
PD3
PD2
PD1
PD0
(1) V
PP
NC
PD6
PD5
PD4
PD3
PD2
PD1
PD0
V
SS
ICAP2
V
DD
OCMP/PC0
PC1
PC2
PC3
NC
64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49
48
1
47
2
46
3 (EI0)
45
4 (EI1)
44
5 (EI2)
6
43
7
42
8
41
9
40
39
10
11
38
12
37
13
36
14(EI4)
35
15
34
16
33
17 18 19 20 21 22 2324 25 26 27 28 29 30 31 32
(EI3)
NC
SCLI/PC4
SDAI/PC5
RDI/PC6
TDO/PC7
NU
NU
NU
NU
OSCOUT
OSCIN
PA7
PA6
PA5
PA4
NC
NU
NU
NU
DA4
DA3
DA2
DA1
DA0
TEST/V
PP(1)
NU
RESET
PA0
PA1
PA2
PA3
NC
(1) V
PP
on EPROM/OTP only
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21 (EI3)
22
23 (EI0)
24 (EI1)
25 (EI2)
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
(EI4) 34
33
32
31
30
29
TEST
/V
PP(1)
NU
RESET
PA0
PA1
PA2
PA3
PA4
PA5
PA6
PA7
OSCIN
OSCOUT
NU
NU
NU
NU
PC7/TDO
PC6/RDI
PC5/SDAI
PC4/SCLI
PC3
PC2/EI4
PC1
PC0/OCMP
V
DD
ICAP2
V
SS
NC
PD7
ICAP1
PB0/AIN0
PB1/AIN1
PB2/AIN2
PB3/AIN3
PB4/AIN4
PB5/AIN5
PB6/AIN6
PB7/AIN7
V
DDA
V
SSA
NC
NC
NU
on EPROM/OTP only
Figure 3. ST72371J 42-Pin SDIP Pinout
Note:
Several pins of the I/O ports assume soft-
ware programmable alternate functions as shown
in the pin description.
DA1
DA2
DA3
DA4
NU
NU
NU
NU
V
SSA
V
DDA
AIN3/PB7
AIN2/PB2
AIN1/PB1
AIN0/PB0
ICAP1
PD6
PD5
PD4
PD3
PD2
PD1
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17 (EI0)
18 (EI1)
19 (EI2)
20
21
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
(EI4) 27
26
25
24
23
22
DA0
TEST/V
PP
(1)
RESET
PA1
PA3
PA4
PA5
PA6
PA7
OSCIN
OSCOUT
PC6
PC5/SDAI
PC4/SCLI
PC3
PC2
PC0/OCMP
V
DD
ICAP2
V
SS
PD0
(1) V
PP
on EPROM/OTP only
5/94
5
京公网安备 11010802033920号
EEWORLD
