zip

RMII Interface Description

  • 2013-09-22
  • 195.01KB
  • Points it Requires : 2

  RMII interface signal definition The RMII interface (Reduced MII interface) is a simplified MII interface. It is also divided into MAC mode and PHY mode. The synchronous reference clock REF_CLK received, sent and controlled by the RMII interface is a 50MHz signal provided by an external clock source. This is different from the original MII interface, in which the sending and receiving clocks are separate and are provided to the MAC layer chip by the physical layer chip. It should be noted here that since the data receiving clock is provided by an external crystal oscillator instead of being extracted from the carrier signal, a FIFO should be designed in the data receiving part of the physical layer chip to coordinate the two different clocks and provide buffering when sending and receiving data. The sending part of the physical layer chip does not need a FIFO, it can directly send out the received data.    

unfold

You Might Like

Uploader
baidu_linker
 

Recommended ContentMore

Popular Components

Just Take a LookMore

EEWorld
subscription
account

EEWorld
service
account

Automotive
development
circle

About Us Customer Service Contact Information Datasheet Sitemap LatestNews


Room 1530, 15th Floor, Building B, No.18 Zhongguancun Street, Haidian District, Beijing, Postal Code: 100190 China Telephone: 008610 8235 0740

Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved 京ICP证060456号 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号
×